一、選擇題(共20分，每題1分)
1.CPU響應(yīng)中斷的時(shí)間是_ C _____。
A.中斷源提出請(qǐng)求; B.取指周期結(jié)束; C.執(zhí)行周期結(jié)束;D.間址周期結(jié)束。
2.下列說(shuō)法中___c___是正確的。
A.加法指令的執(zhí)行周期一定要訪存;B.加法指令的執(zhí)行周期一定不訪存;
C.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存;
D.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。
3.垂直型微指令的特點(diǎn)是___c___。
A.微指令格式垂直表示; B.控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生;
C.采用微操作碼; D.采用微指令碼。
4.基址尋址方式中，操作數(shù)的有效地址是___A___。
A.基址寄存器內(nèi)容加上形式地址(位移量); B.程序計(jì)數(shù)器內(nèi)容加上形式地址;
C.變址寄存器內(nèi)容加上形式地址; D.寄存器內(nèi)容加上形式地址。
5.常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。
A.主存-輔存;B.Cache-主存;C.Cache-輔存;D.主存—硬盤(pán)。
6.DMA訪問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問(wèn)結(jié)束后，CPU再恢復(fù)工作，這種情況稱作__A____。
A.停止CPU訪問(wèn)主存;B.周期挪用;C.DMA與CPU交替訪問(wèn);D.DMA。
7.在運(yùn)算器中不包含___D___。
A.狀態(tài)寄存器; B.數(shù)據(jù)總線; C.ALU; D.地址寄存器。
8.計(jì)算機(jī)操作的最小單位時(shí)間是__A____。
A.時(shí)鐘周期; B.指令周期; C.CPU周期;D.中斷周期。
9.用以指定待執(zhí)行指令所在地址的是_C_____。
A.指令寄存器; B.數(shù)據(jù)計(jì)數(shù)器;C.程序計(jì)數(shù)器;pc D.累加器。
10.下列描述中____B__是正確的。
A.控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果;
B.一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元;
C.所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成;
D.以上答案都正確。
11.總線通信中的同步控制是__B____。
A.只適合于CPU控制的方式; B.由統(tǒng)一時(shí)序控制的方式;
C.只適合于外圍設(shè)備控制的方式; D.只適合于主存。
12.一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是B______。14+32=46
A.48; B.46; C.36; D.32。
13.某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是A______。1mb/2b=1024kb/2b=512k
A.512K; B.1M; C.512KB; D.1MB。
14.以下__B____是錯(cuò)誤的。(輸入輸出 4)
A.中斷服務(wù)程序可以是操作系統(tǒng)模塊; B.中斷向量就是中斷服務(wù)程序的入口地址;
C.中斷向量法可以提高識(shí)別中斷源的速度;
D.軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。
15.浮點(diǎn)數(shù)的表示范圍和精度取決于__C____ 。
A.階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式;B.階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù);
C.階碼的位數(shù)和尾數(shù)的位數(shù); D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。
16.響應(yīng)中斷請(qǐng)求的條件是__B____。
A.外設(shè)提出中斷; B.外設(shè)工作完成和系統(tǒng)允許時(shí);
C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí);D.CPU提出中斷。
17.以下敘述中___B___是錯(cuò)誤的。
A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成;
B.所有指令的取指令操作都是相同的;
C.在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的;
D.一條指令包含取指、分析、執(zhí)行三個(gè)階段。
18.下列敘述中__A____是錯(cuò)誤的。
A.采用微程序控制器的處理器稱為微處理器;cpu
B.在微指令編碼中，編碼效率最低的是直接編碼方式;
C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短;
D.CMAR是控制器中存儲(chǔ)地址寄存器。
19.中斷向量可提供___C___。
A.被選中設(shè)備的地址; B.傳送數(shù)據(jù)的起始地址;
C.中斷服務(wù)程序入口地址;D.主程序的斷點(diǎn)地址。
20.在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由A______完成。
A.硬件; B.關(guān)中斷指令; C.開(kāi)中斷指令; D.軟件。
二、填空題(共20分，每空1分)
1.在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是
停止 CPU訪問(wèn)主、周期挪用和DMA和CPU交替訪問(wèn)主存。
2.設(shè) n = 8 (不包括符號(hào)位)，則原碼一位乘需做 8 次移位和最多 8 次加法，補(bǔ)碼Booth算法需做 8 次移位和最多 9 次加法。
3.設(shè)浮點(diǎn)數(shù)階碼為8位(含1位階符)，尾數(shù)為24位(含1位數(shù)符)，則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：正數(shù)為2127(1-2-23)，最小正數(shù)為2-129，負(fù)數(shù)為2-128(-2-1-2-23)，最小負(fù)數(shù)為-2127 。
4.一個(gè)總線傳輸周期包括 a .申請(qǐng)分配階段 B.尋址階段 C.傳輸階D.結(jié)束階段
5.CPU采用同步控制方式時(shí)，控制器使用 機(jī)器周 和 節(jié)拍 組成的多極時(shí)序系統(tǒng)。
6.在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼 、 時(shí)序 和.狀態(tài)條件 決定。
三、名詞解釋(共10分，每題2分)
1.機(jī)器周期 2.周期挪用 3.雙重分組跳躍進(jìn)位 4.水平型微指令 5.超標(biāo)量
四、計(jì)算題(5分)
已知：A = ，B = 求：[A+B]補(bǔ)
五、簡(jiǎn)答題(15分)
1.某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。(5分)
(1)畫(huà)出一地址指令格式并指出各字段的作用;
(2)該指令直接尋址的范圍(十進(jìn)制表示);
(3)一次間址的尋址范圍(十進(jìn)制表示);
(4)相對(duì)尋址的位移量(十進(jìn)制表示)。
2.控制器中常采用哪些控制方式，各有何特點(diǎn)?
3.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫(xiě)出各中斷源的屏蔽字。(5分)
六、問(wèn)答題(20分)
(1)畫(huà)出主機(jī)框圖(要求畫(huà)到寄存器級(jí));
(2)若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù);
(3)寫(xiě)出組合邏輯控制器完成 STA X (X為主存地址)指令發(fā)出的全部微操作命令及節(jié)拍安排。
(4)若采用微程序控制，還需增加哪些微操作?
七、設(shè)計(jì)題(10分)
設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用 作訪存控制信號(hào)(低電平有效)，用 作讀寫(xiě)控制信號(hào)(高電平為讀，低電平為寫(xiě))?，F(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫(huà)出CPU與存儲(chǔ)器連接圖，要求：
(1)主存地址空間分配：8000H～87FFH為系統(tǒng)程序區(qū);8800H～8BFFH為用戶程序區(qū)。
(2)合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片?
(3)詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。