上海安路信息科技有限公司成立于2011年，總部位于張江高科技園區(qū)。安路科技專注于為客戶提供高性價(jià)比的可編程邏輯器件（FPGA）、可編程系統(tǒng)級(jí)芯片（SOC）、定制化可編程芯片IP、及相關(guān)軟件設(shè)計(jì)工具和創(chuàng)新系統(tǒng)解決方案。公司創(chuàng)始團(tuán)隊(duì)由海外高級(jí)技術(shù)管理人才、美國(guó)FPGA公司產(chǎn)品開發(fā)骨干以及學(xué)術(shù)界資深FPGA科研人員組成。公司研發(fā)人員70%以上具有碩士或博士學(xué)位，畢業(yè)于復(fù)旦、交大、清華、北大、中科院、UCLA、UIUC、UCSD等國(guó)內(nèi)外高校。為多渠道引進(jìn)人才，推動(dòng)各項(xiàng)工作順利開展，經(jīng)研究決定，擬面向各大院校公開招聘工作人員， 因工作需要，現(xiàn)將招聘信息發(fā)布如下：
安路科技在2014年獲得中信資本投資，2015年獲得杭州士蘭微集團(tuán)和深圳創(chuàng)維集團(tuán)聯(lián)合投資，2017年獲得中國(guó)電子信息產(chǎn)業(yè)集團(tuán)華大半導(dǎo)體有限公司和上海科技創(chuàng)業(yè)投資有限公司戰(zhàn)略投資。安路科技產(chǎn)品分為三個(gè)系列：高端PHOENIX（鳳凰）、中端EAGLE（獵鷹）、低端ELF（精靈），目標(biāo)市場(chǎng)為通訊設(shè)備、工業(yè)控制、人工智能、數(shù)據(jù)中心等廣泛市場(chǎng)，產(chǎn)品已成功進(jìn)入多個(gè)應(yīng)用領(lǐng)域的重要客戶，累計(jì)FPGA芯片出貨數(shù)量遙遙于國(guó)內(nèi)同行。
2016年11月，安路科技榮獲中國(guó)工信部第十一屆“中國(guó)芯”評(píng)選“潛力產(chǎn)品”獎(jiǎng)和“投資價(jià)值企業(yè)”獎(jiǎng)。
2017年3月，安路科技榮獲中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)第十一屆“半導(dǎo)體創(chuàng)新獎(jiǎng)”。
2017年10月，安路科技榮獲中國(guó)工信部第十二屆“中國(guó)芯”評(píng)選“市場(chǎng)表現(xiàn)產(chǎn)品”獎(jiǎng)。2017年12月，安路科技獲得國(guó)家高新技術(shù)企業(yè)資質(zhì)。
2018年10月，安路科技榮獲中國(guó)工信部第十三屆“中國(guó)芯”評(píng)選“優(yōu)秀技術(shù)創(chuàng)新產(chǎn)品”獎(jiǎng)。
2018年10月，安路科技榮任中國(guó)RISC-V專業(yè)委員會(huì)副主任單位。
未來已來，虛席以待：
軟件開發(fā)工程師、軟件算法開發(fā)工程師、軟件GUI開發(fā)工程師
數(shù)字集成電路設(shè)計(jì)工程師、模擬集成電路設(shè)計(jì)工程師、集成電路版圖設(shè)計(jì)工程師
IC集成驗(yàn)證工程師、芯片驗(yàn)證工程師
硬件測(cè)試工程師、FPGA應(yīng)用工程師、嵌入式系統(tǒng)工程師
人工智能算法開發(fā)工程師、人工智能軟件開發(fā)工程師、人工智能FPGA硬件設(shè)計(jì)工程師
公司總部地址：上海浦東新區(qū)郭守敬路498號(hào)浦東軟件園9號(hào)樓501-504室
分部地點(diǎn)：成都?深圳?北京
hrrd@anlogic.com
021-61633787
招聘職位
工作地點(diǎn)：上海、成都
軟件開發(fā)工程師(5)
職位描述：
1.參與開發(fā)電子設(shè)計(jì)自動(dòng)化軟件；
2.根據(jù)軟件功能模塊需求設(shè)計(jì)算法，編程實(shí)現(xiàn)，測(cè)試驗(yàn)證；
3.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的問題，提出并實(shí)現(xiàn)解決方案；
4.和產(chǎn)品工程師、客戶工程師緊密協(xié)調(diào)，滿足客戶需求。
任職要求：
1.計(jì)算機(jī)科學(xué)、電子工程、數(shù)學(xué)、物理本科或以上學(xué)歷；
2.熟練掌握VisualStudio或Linux環(huán)境下C編程；
3.具有一定的數(shù)據(jù)結(jié)構(gòu)和算法理論基礎(chǔ)；
4.具有ASIC/FPGA電子設(shè)計(jì)自動(dòng)化軟件使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，主動(dòng)學(xué)習(xí)新知識(shí)。
軟件算法開發(fā)工程師(5)
職位描述：
1.參與設(shè)計(jì)、開發(fā)、調(diào)試大規(guī)模可編程集成電路自動(dòng)化設(shè)計(jì)軟件；
2.參與集成電路設(shè)計(jì)電路優(yōu)化或物理實(shí)現(xiàn)算法的設(shè)計(jì)和實(shí)現(xiàn)；
3.根據(jù)軟件功能模塊需求設(shè)計(jì)算法，編程實(shí)現(xiàn)，與驗(yàn)證工程師合作測(cè)試；
4.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的問題，提出并實(shí)現(xiàn)解決方案，提高軟件效率和穩(wěn)定性；
5.和產(chǎn)品工程師、客戶工程師緊密協(xié)調(diào)，滿足客戶需求。
任職要求：
1.電子工程、計(jì)算機(jī)、數(shù)學(xué)、物理本科或以上學(xué)歷；
2.熟練掌握VisualStudio或Linux環(huán)境下C編程；
3.具有良好的數(shù)據(jù)結(jié)構(gòu)和算法理論基礎(chǔ)；
4.具有ASIC/FPGA電子設(shè)計(jì)自動(dòng)化軟件使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，溝通能力強(qiáng)，主動(dòng)學(xué)習(xí)新知識(shí)。
軟件GUI開發(fā)工程師(2)
職位描述：
1.參與開發(fā)集成電路設(shè)計(jì)軟件的用戶界面；
2.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的界面問題，提出并實(shí)現(xiàn)解決方案。
任職要求：
1.計(jì)算機(jī)、電子工程本科或以上學(xué)歷；
2.掌握QT和C編程；
3.具有一定的Linux和Windows軟件開發(fā)經(jīng)驗(yàn)；
4.具有電子設(shè)計(jì)軟件自動(dòng)化使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，主動(dòng)學(xué)習(xí)新知識(shí)。
數(shù)字設(shè)計(jì)工程師(5)
職位描述:
1.主要從事SOPC芯片模塊級(jí)電路設(shè)計(jì)；
2.完成模塊/SoC結(jié)構(gòu)設(shè)計(jì)，RTL實(shí)現(xiàn)以及相關(guān)驗(yàn)證工作；
3.參與芯片綜合，時(shí)序分析，DFT，測(cè)試工作；
4.參與版圖設(shè)計(jì)指導(dǎo)性工作；
5.完成新產(chǎn)品開發(fā)過程中的文檔工作；
6.完成新產(chǎn)品的siliconvalidation和debug相關(guān)工作直至量產(chǎn)。
任職要求:
1.碩士或以上學(xué)歷，電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè)；
2.熟悉數(shù)字邏輯設(shè)計(jì)，驗(yàn)證，綜合和測(cè)試；
3.熟悉Verilog語言和仿真環(huán)境，了解低功耗設(shè)計(jì)和SOC基本知識(shí)；
4.有相關(guān)綜合，DFT及時(shí)序分析經(jīng)驗(yàn)者為佳；
5.熟悉DesignCompiler，ICCompiler，PrimeTime等EDA工具者為佳；
6.需要具備良好的溝通能力以及較強(qiáng)的工作主動(dòng)性。
模擬設(shè)計(jì)工程師(4)
職位描述:
1.參與芯片的Specification和Architecture的制定；
2.參與模擬和混合信號(hào)IC電路Bandgap/LDO/OSC/PLL/Serdes等的設(shè)計(jì)和仿真；
3.制定芯片的測(cè)試計(jì)劃，并在流片后配合芯片測(cè)試；
4.負(fù)責(zé)芯片設(shè)計(jì)過程中相關(guān)設(shè)計(jì)文檔的寫作。
任職要求:
1.碩士或以上學(xué)歷，電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè)；
2.熟悉模擬和混合信號(hào)IC電路（Bandgap/LDO/OSC/PLL/Serdes）的設(shè)計(jì)和仿真；
3.熟悉CMOS工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程，有流片和測(cè)試經(jīng)驗(yàn)者優(yōu)先；
4.熟練CadenceVirtuoso和Spectre、Hspice等設(shè)計(jì)軟件；
5.熟悉LayoutGuide，能指導(dǎo)版圖工程師進(jìn)行電路版圖設(shè)計(jì)；
6.具有深亞微米電路設(shè)計(jì)經(jīng)驗(yàn)；
7.有良好的英語溝通能力，良好的團(tuán)隊(duì)合作。
集成電路版圖設(shè)計(jì)工程師(4)
職位描述：
1.參與模擬和混合信號(hào)IC版圖設(shè)計(jì)；
2.參與模擬電路版圖的整體布局、靜電保護(hù)設(shè)計(jì)和模塊到頂層的集成設(shè)計(jì)和流片；
3.和模擬IC設(shè)計(jì)工程師溝通并確定方向以確保產(chǎn)品的高質(zhì)量。
任職要求：
1.電子工程學(xué)或微電子學(xué)等專業(yè)，本科學(xué)歷；
2.具備基本的電子線路知識(shí)；
3.熟悉使用virtuoso等版圖設(shè)計(jì)工具者優(yōu)先。
IC集成驗(yàn)證工程師（3）
職位描述：
1．負(fù)責(zé)SoC芯片IP驗(yàn)證，包括定義驗(yàn)證計(jì)劃、開發(fā)testbench、開發(fā)可重用的驗(yàn)證模塊、編寫測(cè)試用例；
2．負(fù)責(zé)功能覆蓋的計(jì)劃、實(shí)現(xiàn)、分析。
任職要求：
1.熟悉Verilog和SystemVerilog；
2.熟悉UVM驗(yàn)證方法學(xué)，VCS/IES等驗(yàn)證工具及流程；
3.出色的分析和解決問題的能力；
4.熟悉腳本語言如Perl、Shell、Makefile；
5.有關(guān)于PCIe/Ethernet/DDR/Serdes的知識(shí)和經(jīng)驗(yàn)者優(yōu)先；
6.有使用FPGA開發(fā)和測(cè)試經(jīng)驗(yàn)者優(yōu)先。
芯片驗(yàn)證工程師（5）
職位描述：
1.參與集成電路芯片驗(yàn)證工作；
2.設(shè)計(jì)測(cè)試圖形保證芯片驗(yàn)證覆蓋率；
3.編寫自動(dòng)化程序提高驗(yàn)證和測(cè)試效率。
任職要求：
1.電子、半導(dǎo)體、通信、自動(dòng)化相關(guān)專業(yè)本科及以上學(xué)歷；
2.熟悉大規(guī)模集成電路的驗(yàn)證方法，理解數(shù)字電路測(cè)試要求；
3.有一定的編程能力；掌握腳本語言，Perl/Python/shell，熟悉Linux工作環(huán)境；
4.熟悉verilog/VHDL/SystemVerilog編程；
5.有EDA軟件經(jīng)驗(yàn)為佳，包括但不限于modelsim/NC-verilog/vcs/verdi；
6.善于學(xué)習(xí)，做事態(tài)度嚴(yán)謹(jǐn)，責(zé)任心強(qiáng)，良好的團(tuán)隊(duì)協(xié)作精神。
硬件測(cè)試工程師（2）
職位描述：
1.參與IC芯片AC、DC、Power等參數(shù)測(cè)試；
2.設(shè)計(jì)和調(diào)試IC芯片測(cè)試電路板；
3.調(diào)試和分析PCB板級(jí)電路。
任職要求：
1.電子工程學(xué)或微電子學(xué)專業(yè)，本科學(xué)歷；
2.了解IC芯片的多種測(cè)試指標(biāo)，能熟練使用多種測(cè)試設(shè)備；
3.有腳本Python或Perl的編程經(jīng)驗(yàn)；
4.熟悉PCB板上元器件焊接，具有PCB設(shè)計(jì)、layout經(jīng)驗(yàn)者優(yōu)先。
FPGA應(yīng)用工程師(5)
職位描述：
1.參與項(xiàng)目需求分析，系統(tǒng)架構(gòu)設(shè)計(jì)；
2.負(fù)責(zé)FPGA應(yīng)用方案設(shè)計(jì)、詳細(xì)設(shè)計(jì)、RTL編碼、仿真驗(yàn)證、板級(jí)調(diào)試；
3.配合產(chǎn)品軟硬件人員進(jìn)行系統(tǒng)聯(lián)調(diào)以及問題的定位；
4.配合客戶支持調(diào)試,客戶問題維護(hù)
5.負(fù)責(zé)歸檔FPGA開發(fā)的方案、設(shè)計(jì)、測(cè)試、使用文檔。
任職要求：
1.電子工程、微電子、通信工程或計(jì)算機(jī)等相關(guān)本科以上學(xué)歷；
2.能根據(jù)項(xiàng)目需求，設(shè)計(jì)FPGA內(nèi)部實(shí)現(xiàn)方案；
3.熟悉FPGA設(shè)計(jì)開發(fā)全流程，熟練使用FPGA開發(fā)調(diào)試工具，掌握Verilog/VHDL語言，良好的編碼風(fēng)格；
4.熟悉Xilinx或者Altera等公司器件，熟悉器件的基本IP；
5.有LVDS、SRIO、PCI/PCIe、Ethernet、DDR等高速接口之一應(yīng)用設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
6.有圖像處理、信號(hào)處理、電機(jī)驅(qū)動(dòng)算法等經(jīng)驗(yàn)優(yōu)先；
7.具有良好的團(tuán)隊(duì)合作精神，誠(chéng)實(shí)守信，堅(jiān)韌不撥，溝通順暢，有強(qiáng)烈地實(shí)現(xiàn)自我價(jià)值的愿望。
嵌入式系統(tǒng)工程師(5)
職位描述：
1.負(fù)責(zé)公司SOC產(chǎn)品底層軟件開發(fā)和調(diào)試，應(yīng)用軟件維護(hù)工作；
2.BootLoader、RTOS等底層開發(fā)移植，新產(chǎn)品開發(fā)驗(yàn)證調(diào)試；
3.負(fù)責(zé)嵌入式軟件項(xiàng)目系統(tǒng)移植、驅(qū)動(dòng)開發(fā)及軟件功能實(shí)現(xiàn)；
4.部門間的溝通與協(xié)作，相關(guān)產(chǎn)品項(xiàng)目的規(guī)劃與統(tǒng)籌。
任職要求：
1.全日制本科及以上學(xué)歷，計(jì)算機(jī)、電子、軟件、通訊相關(guān)專業(yè)，2年以上MCU嵌入式開發(fā)經(jīng)驗(yàn)，豐富的C語言經(jīng)驗(yàn)；
2.具備基本電子電路設(shè)計(jì)能力，動(dòng)手能力較強(qiáng)，熟悉嵌入式硬件設(shè)計(jì)，具備嵌入式環(huán)境下驅(qū)動(dòng)開發(fā)能力者優(yōu)先；
3.熟練掌握IAR或keil集成開發(fā)環(huán)境，熟悉STM32等MCU的高性能編程及性能調(diào)優(yōu)；
4.熟練掌握UART/SPI/I2C/CAN等協(xié)議驅(qū)動(dòng)開發(fā)；
5.熟悉ARM或RISCV體系架構(gòu)，對(duì)FreeRTOS、uCOSII或Linux或其它OS系統(tǒng)有一定的經(jīng)驗(yàn)；
6.具有SOCFPGA（如ZYNQ/SmartFusion等）開發(fā)經(jīng)驗(yàn)優(yōu)先；
7.良好的分析、解決問題的能力，樂于接受挑戰(zhàn)；
8.有強(qiáng)烈的責(zé)任心和團(tuán)隊(duì)協(xié)作精神，擅于思考、肯鉆研，能很快學(xué)習(xí)和掌握新技術(shù)。
人工智能算法工程師
職位描述：
1.負(fù)責(zé)人工智能算法的研究和開發(fā)
2.負(fù)責(zé)人工智能算法的性能測(cè)試和提升
3.負(fù)責(zé)數(shù)據(jù)訓(xùn)練集的實(shí)時(shí)傳輸，采集，整理和維護(hù)
任職要求
1.計(jì)算機(jī)專業(yè)（機(jī)器學(xué)習(xí)，人工智能，數(shù)據(jù)挖掘方向）或數(shù)學(xué)，統(tǒng)計(jì)學(xué)等相關(guān)專業(yè)
2.碩士學(xué)歷三年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)，博士一年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)
3.精通Matlab/Python/C等編程語言
4.能夠熟練閱讀英文技術(shù)資料并撰寫英文技術(shù)文檔
5.有團(tuán)隊(duì)合作精神
6.有深厚的數(shù)理知識(shí)背景優(yōu)先錄用
7.精通以下算法之一
圖像識(shí)別（CNN,VGG,ResNet,GoogLeNet,etc.）
語音識(shí)別（RNN,LSTM,etc.）
增強(qiáng)學(xué)習(xí)（DQN,Double-Q,A3C,etc.）
人工智能軟件工程師
職位描述：
1.負(fù)責(zé)人工智能（深度學(xué)習(xí)）算法的研發(fā)和實(shí)現(xiàn)（TensorFlow）
2.參與開發(fā)基于語音識(shí)別、圖像識(shí)別，增強(qiáng)學(xué)習(xí)的人工智能產(chǎn)品
3.負(fù)責(zé)數(shù)據(jù)模型的訓(xùn)練和應(yīng)用
任職要求
1.計(jì)算機(jī)或電子工程專業(yè)（機(jī)器學(xué)習(xí)，人工智能，數(shù)據(jù)挖掘及相關(guān)方向）
2.碩士學(xué)歷三年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)，博士一年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)
3.精通Python和C
4.熟悉TensorFlow，PyTorch或Caffe框架之一
5.能夠熟練閱讀英文技術(shù)資料并撰寫英文技術(shù)文檔
6.有團(tuán)隊(duì)合作精神
7.有以下或類似人工智能大型項(xiàng)目經(jīng)驗(yàn)者優(yōu)先錄用，
目標(biāo)檢測(cè)和圖像語義分割；
三維重建
自動(dòng)駕駛
人工智能FPGA硬件設(shè)計(jì)工程師
職位描述：
1.參與基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件（基于Verilog）的開發(fā)與調(diào)試
2.分析硬件開發(fā)過程中的問題，和軟件工程師協(xié)同解決問題
3.負(fù)責(zé)相關(guān)技術(shù)文檔的撰寫
4.負(fù)責(zé)對(duì)產(chǎn)品的不斷完善和更新
任職要求
1.本科及以上學(xué)歷，計(jì)算機(jī)、微電子、通信等相關(guān)專業(yè)
2.3年以上FPGA硬件開發(fā)經(jīng)驗(yàn)，有多種FPGAIP集成和驗(yàn)證的經(jīng)驗(yàn)，熟悉主流FPGA開發(fā)框架
3.精通Verilog數(shù)字電路設(shè)計(jì)和驗(yàn)證
4.熟悉嵌入式軟件和IP驅(qū)動(dòng)(C/C)的設(shè)計(jì)和調(diào)試
5.良好英文讀寫能力
6.有較強(qiáng)的表達(dá)和溝通能力
7.有良好的團(tuán)隊(duì)合作精神
安路科技在2014年獲得中信資本投資，2015年獲得杭州士蘭微集團(tuán)和深圳創(chuàng)維集團(tuán)聯(lián)合投資，2017年獲得中國(guó)電子信息產(chǎn)業(yè)集團(tuán)華大半導(dǎo)體有限公司和上海科技創(chuàng)業(yè)投資有限公司戰(zhàn)略投資。安路科技產(chǎn)品分為三個(gè)系列：高端PHOENIX（鳳凰）、中端EAGLE（獵鷹）、低端ELF（精靈），目標(biāo)市場(chǎng)為通訊設(shè)備、工業(yè)控制、人工智能、數(shù)據(jù)中心等廣泛市場(chǎng)，產(chǎn)品已成功進(jìn)入多個(gè)應(yīng)用領(lǐng)域的重要客戶，累計(jì)FPGA芯片出貨數(shù)量遙遙于國(guó)內(nèi)同行。
2016年11月，安路科技榮獲中國(guó)工信部第十一屆“中國(guó)芯”評(píng)選“潛力產(chǎn)品”獎(jiǎng)和“投資價(jià)值企業(yè)”獎(jiǎng)。
2017年3月，安路科技榮獲中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)第十一屆“半導(dǎo)體創(chuàng)新獎(jiǎng)”。
2017年10月，安路科技榮獲中國(guó)工信部第十二屆“中國(guó)芯”評(píng)選“市場(chǎng)表現(xiàn)產(chǎn)品”獎(jiǎng)。2017年12月，安路科技獲得國(guó)家高新技術(shù)企業(yè)資質(zhì)。
2018年10月，安路科技榮獲中國(guó)工信部第十三屆“中國(guó)芯”評(píng)選“優(yōu)秀技術(shù)創(chuàng)新產(chǎn)品”獎(jiǎng)。
2018年10月，安路科技榮任中國(guó)RISC-V專業(yè)委員會(huì)副主任單位。
未來已來，虛席以待：
軟件開發(fā)工程師、軟件算法開發(fā)工程師、軟件GUI開發(fā)工程師
數(shù)字集成電路設(shè)計(jì)工程師、模擬集成電路設(shè)計(jì)工程師、集成電路版圖設(shè)計(jì)工程師
IC集成驗(yàn)證工程師、芯片驗(yàn)證工程師
硬件測(cè)試工程師、FPGA應(yīng)用工程師、嵌入式系統(tǒng)工程師
人工智能算法開發(fā)工程師、人工智能軟件開發(fā)工程師、人工智能FPGA硬件設(shè)計(jì)工程師
公司總部地址：上海浦東新區(qū)郭守敬路498號(hào)浦東軟件園9號(hào)樓501-504室
分部地點(diǎn)：成都?深圳?北京
hrrd@anlogic.com
021-61633787
招聘職位
工作地點(diǎn)：上海、成都
軟件開發(fā)工程師(5)
職位描述：
1.參與開發(fā)電子設(shè)計(jì)自動(dòng)化軟件；
2.根據(jù)軟件功能模塊需求設(shè)計(jì)算法，編程實(shí)現(xiàn)，測(cè)試驗(yàn)證；
3.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的問題，提出并實(shí)現(xiàn)解決方案；
4.和產(chǎn)品工程師、客戶工程師緊密協(xié)調(diào)，滿足客戶需求。
任職要求：
1.計(jì)算機(jī)科學(xué)、電子工程、數(shù)學(xué)、物理本科或以上學(xué)歷；
2.熟練掌握VisualStudio或Linux環(huán)境下C編程；
3.具有一定的數(shù)據(jù)結(jié)構(gòu)和算法理論基礎(chǔ)；
4.具有ASIC/FPGA電子設(shè)計(jì)自動(dòng)化軟件使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，主動(dòng)學(xué)習(xí)新知識(shí)。
軟件算法開發(fā)工程師(5)
職位描述：
1.參與設(shè)計(jì)、開發(fā)、調(diào)試大規(guī)模可編程集成電路自動(dòng)化設(shè)計(jì)軟件；
2.參與集成電路設(shè)計(jì)電路優(yōu)化或物理實(shí)現(xiàn)算法的設(shè)計(jì)和實(shí)現(xiàn)；
3.根據(jù)軟件功能模塊需求設(shè)計(jì)算法，編程實(shí)現(xiàn)，與驗(yàn)證工程師合作測(cè)試；
4.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的問題，提出并實(shí)現(xiàn)解決方案，提高軟件效率和穩(wěn)定性；
5.和產(chǎn)品工程師、客戶工程師緊密協(xié)調(diào)，滿足客戶需求。
任職要求：
1.電子工程、計(jì)算機(jī)、數(shù)學(xué)、物理本科或以上學(xué)歷；
2.熟練掌握VisualStudio或Linux環(huán)境下C編程；
3.具有良好的數(shù)據(jù)結(jié)構(gòu)和算法理論基礎(chǔ)；
4.具有ASIC/FPGA電子設(shè)計(jì)自動(dòng)化軟件使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，溝通能力強(qiáng)，主動(dòng)學(xué)習(xí)新知識(shí)。
軟件GUI開發(fā)工程師(2)
職位描述：
1.參與開發(fā)集成電路設(shè)計(jì)軟件的用戶界面；
2.參與分析產(chǎn)品應(yīng)用中發(fā)現(xiàn)的界面問題，提出并實(shí)現(xiàn)解決方案。
任職要求：
1.計(jì)算機(jī)、電子工程本科或以上學(xué)歷；
2.掌握QT和C編程；
3.具有一定的Linux和Windows軟件開發(fā)經(jīng)驗(yàn)；
4.具有電子設(shè)計(jì)軟件自動(dòng)化使用經(jīng)驗(yàn)者優(yōu)先；
5.有很強(qiáng)的責(zé)任心和敬業(yè)精神，主動(dòng)學(xué)習(xí)新知識(shí)。
數(shù)字設(shè)計(jì)工程師(5)
職位描述:
1.主要從事SOPC芯片模塊級(jí)電路設(shè)計(jì)；
2.完成模塊/SoC結(jié)構(gòu)設(shè)計(jì)，RTL實(shí)現(xiàn)以及相關(guān)驗(yàn)證工作；
3.參與芯片綜合，時(shí)序分析，DFT，測(cè)試工作；
4.參與版圖設(shè)計(jì)指導(dǎo)性工作；
5.完成新產(chǎn)品開發(fā)過程中的文檔工作；
6.完成新產(chǎn)品的siliconvalidation和debug相關(guān)工作直至量產(chǎn)。
任職要求:
1.碩士或以上學(xué)歷，電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè)；
2.熟悉數(shù)字邏輯設(shè)計(jì)，驗(yàn)證，綜合和測(cè)試；
3.熟悉Verilog語言和仿真環(huán)境，了解低功耗設(shè)計(jì)和SOC基本知識(shí)；
4.有相關(guān)綜合，DFT及時(shí)序分析經(jīng)驗(yàn)者為佳；
5.熟悉DesignCompiler，ICCompiler，PrimeTime等EDA工具者為佳；
6.需要具備良好的溝通能力以及較強(qiáng)的工作主動(dòng)性。
模擬設(shè)計(jì)工程師(4)
職位描述:
1.參與芯片的Specification和Architecture的制定；
2.參與模擬和混合信號(hào)IC電路Bandgap/LDO/OSC/PLL/Serdes等的設(shè)計(jì)和仿真；
3.制定芯片的測(cè)試計(jì)劃，并在流片后配合芯片測(cè)試；
4.負(fù)責(zé)芯片設(shè)計(jì)過程中相關(guān)設(shè)計(jì)文檔的寫作。
任職要求:
1.碩士或以上學(xué)歷，電子工程學(xué)或微電子學(xué)專業(yè)畢業(yè)；
2.熟悉模擬和混合信號(hào)IC電路（Bandgap/LDO/OSC/PLL/Serdes）的設(shè)計(jì)和仿真；
3.熟悉CMOS工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程，有流片和測(cè)試經(jīng)驗(yàn)者優(yōu)先；
4.熟練CadenceVirtuoso和Spectre、Hspice等設(shè)計(jì)軟件；
5.熟悉LayoutGuide，能指導(dǎo)版圖工程師進(jìn)行電路版圖設(shè)計(jì)；
6.具有深亞微米電路設(shè)計(jì)經(jīng)驗(yàn)；
7.有良好的英語溝通能力，良好的團(tuán)隊(duì)合作。
集成電路版圖設(shè)計(jì)工程師(4)
職位描述：
1.參與模擬和混合信號(hào)IC版圖設(shè)計(jì)；
2.參與模擬電路版圖的整體布局、靜電保護(hù)設(shè)計(jì)和模塊到頂層的集成設(shè)計(jì)和流片；
3.和模擬IC設(shè)計(jì)工程師溝通并確定方向以確保產(chǎn)品的高質(zhì)量。
任職要求：
1.電子工程學(xué)或微電子學(xué)等專業(yè)，本科學(xué)歷；
2.具備基本的電子線路知識(shí)；
3.熟悉使用virtuoso等版圖設(shè)計(jì)工具者優(yōu)先。
IC集成驗(yàn)證工程師（3）
職位描述：
1．負(fù)責(zé)SoC芯片IP驗(yàn)證，包括定義驗(yàn)證計(jì)劃、開發(fā)testbench、開發(fā)可重用的驗(yàn)證模塊、編寫測(cè)試用例；
2．負(fù)責(zé)功能覆蓋的計(jì)劃、實(shí)現(xiàn)、分析。
任職要求：
1.熟悉Verilog和SystemVerilog；
2.熟悉UVM驗(yàn)證方法學(xué)，VCS/IES等驗(yàn)證工具及流程；
3.出色的分析和解決問題的能力；
4.熟悉腳本語言如Perl、Shell、Makefile；
5.有關(guān)于PCIe/Ethernet/DDR/Serdes的知識(shí)和經(jīng)驗(yàn)者優(yōu)先；
6.有使用FPGA開發(fā)和測(cè)試經(jīng)驗(yàn)者優(yōu)先。
芯片驗(yàn)證工程師（5）
職位描述：
1.參與集成電路芯片驗(yàn)證工作；
2.設(shè)計(jì)測(cè)試圖形保證芯片驗(yàn)證覆蓋率；
3.編寫自動(dòng)化程序提高驗(yàn)證和測(cè)試效率。
任職要求：
1.電子、半導(dǎo)體、通信、自動(dòng)化相關(guān)專業(yè)本科及以上學(xué)歷；
2.熟悉大規(guī)模集成電路的驗(yàn)證方法，理解數(shù)字電路測(cè)試要求；
3.有一定的編程能力；掌握腳本語言，Perl/Python/shell，熟悉Linux工作環(huán)境；
4.熟悉verilog/VHDL/SystemVerilog編程；
5.有EDA軟件經(jīng)驗(yàn)為佳，包括但不限于modelsim/NC-verilog/vcs/verdi；
6.善于學(xué)習(xí)，做事態(tài)度嚴(yán)謹(jǐn)，責(zé)任心強(qiáng)，良好的團(tuán)隊(duì)協(xié)作精神。
硬件測(cè)試工程師（2）
職位描述：
1.參與IC芯片AC、DC、Power等參數(shù)測(cè)試；
2.設(shè)計(jì)和調(diào)試IC芯片測(cè)試電路板；
3.調(diào)試和分析PCB板級(jí)電路。
任職要求：
1.電子工程學(xué)或微電子學(xué)專業(yè)，本科學(xué)歷；
2.了解IC芯片的多種測(cè)試指標(biāo)，能熟練使用多種測(cè)試設(shè)備；
3.有腳本Python或Perl的編程經(jīng)驗(yàn)；
4.熟悉PCB板上元器件焊接，具有PCB設(shè)計(jì)、layout經(jīng)驗(yàn)者優(yōu)先。
FPGA應(yīng)用工程師(5)
職位描述：
1.參與項(xiàng)目需求分析，系統(tǒng)架構(gòu)設(shè)計(jì)；
2.負(fù)責(zé)FPGA應(yīng)用方案設(shè)計(jì)、詳細(xì)設(shè)計(jì)、RTL編碼、仿真驗(yàn)證、板級(jí)調(diào)試；
3.配合產(chǎn)品軟硬件人員進(jìn)行系統(tǒng)聯(lián)調(diào)以及問題的定位；
4.配合客戶支持調(diào)試,客戶問題維護(hù)
5.負(fù)責(zé)歸檔FPGA開發(fā)的方案、設(shè)計(jì)、測(cè)試、使用文檔。
任職要求：
1.電子工程、微電子、通信工程或計(jì)算機(jī)等相關(guān)本科以上學(xué)歷；
2.能根據(jù)項(xiàng)目需求，設(shè)計(jì)FPGA內(nèi)部實(shí)現(xiàn)方案；
3.熟悉FPGA設(shè)計(jì)開發(fā)全流程，熟練使用FPGA開發(fā)調(diào)試工具，掌握Verilog/VHDL語言，良好的編碼風(fēng)格；
4.熟悉Xilinx或者Altera等公司器件，熟悉器件的基本IP；
5.有LVDS、SRIO、PCI/PCIe、Ethernet、DDR等高速接口之一應(yīng)用設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
6.有圖像處理、信號(hào)處理、電機(jī)驅(qū)動(dòng)算法等經(jīng)驗(yàn)優(yōu)先；
7.具有良好的團(tuán)隊(duì)合作精神，誠(chéng)實(shí)守信，堅(jiān)韌不撥，溝通順暢，有強(qiáng)烈地實(shí)現(xiàn)自我價(jià)值的愿望。
嵌入式系統(tǒng)工程師(5)
職位描述：
1.負(fù)責(zé)公司SOC產(chǎn)品底層軟件開發(fā)和調(diào)試，應(yīng)用軟件維護(hù)工作；
2.BootLoader、RTOS等底層開發(fā)移植，新產(chǎn)品開發(fā)驗(yàn)證調(diào)試；
3.負(fù)責(zé)嵌入式軟件項(xiàng)目系統(tǒng)移植、驅(qū)動(dòng)開發(fā)及軟件功能實(shí)現(xiàn)；
4.部門間的溝通與協(xié)作，相關(guān)產(chǎn)品項(xiàng)目的規(guī)劃與統(tǒng)籌。
任職要求：
1.全日制本科及以上學(xué)歷，計(jì)算機(jī)、電子、軟件、通訊相關(guān)專業(yè)，2年以上MCU嵌入式開發(fā)經(jīng)驗(yàn)，豐富的C語言經(jīng)驗(yàn)；
2.具備基本電子電路設(shè)計(jì)能力，動(dòng)手能力較強(qiáng)，熟悉嵌入式硬件設(shè)計(jì)，具備嵌入式環(huán)境下驅(qū)動(dòng)開發(fā)能力者優(yōu)先；
3.熟練掌握IAR或keil集成開發(fā)環(huán)境，熟悉STM32等MCU的高性能編程及性能調(diào)優(yōu)；
4.熟練掌握UART/SPI/I2C/CAN等協(xié)議驅(qū)動(dòng)開發(fā)；
5.熟悉ARM或RISCV體系架構(gòu)，對(duì)FreeRTOS、uCOSII或Linux或其它OS系統(tǒng)有一定的經(jīng)驗(yàn)；
6.具有SOCFPGA（如ZYNQ/SmartFusion等）開發(fā)經(jīng)驗(yàn)優(yōu)先；
7.良好的分析、解決問題的能力，樂于接受挑戰(zhàn)；
8.有強(qiáng)烈的責(zé)任心和團(tuán)隊(duì)協(xié)作精神，擅于思考、肯鉆研，能很快學(xué)習(xí)和掌握新技術(shù)。
人工智能算法工程師
職位描述：
1.負(fù)責(zé)人工智能算法的研究和開發(fā)
2.負(fù)責(zé)人工智能算法的性能測(cè)試和提升
3.負(fù)責(zé)數(shù)據(jù)訓(xùn)練集的實(shí)時(shí)傳輸，采集，整理和維護(hù)
任職要求
1.計(jì)算機(jī)專業(yè)（機(jī)器學(xué)習(xí)，人工智能，數(shù)據(jù)挖掘方向）或數(shù)學(xué)，統(tǒng)計(jì)學(xué)等相關(guān)專業(yè)
2.碩士學(xué)歷三年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)，博士一年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)
3.精通Matlab/Python/C等編程語言
4.能夠熟練閱讀英文技術(shù)資料并撰寫英文技術(shù)文檔
5.有團(tuán)隊(duì)合作精神
6.有深厚的數(shù)理知識(shí)背景優(yōu)先錄用
7.精通以下算法之一
圖像識(shí)別（CNN,VGG,ResNet,GoogLeNet,etc.）
語音識(shí)別（RNN,LSTM,etc.）
增強(qiáng)學(xué)習(xí)（DQN,Double-Q,A3C,etc.）
人工智能軟件工程師
職位描述：
1.負(fù)責(zé)人工智能（深度學(xué)習(xí)）算法的研發(fā)和實(shí)現(xiàn)（TensorFlow）
2.參與開發(fā)基于語音識(shí)別、圖像識(shí)別，增強(qiáng)學(xué)習(xí)的人工智能產(chǎn)品
3.負(fù)責(zé)數(shù)據(jù)模型的訓(xùn)練和應(yīng)用
任職要求
1.計(jì)算機(jī)或電子工程專業(yè)（機(jī)器學(xué)習(xí)，人工智能，數(shù)據(jù)挖掘及相關(guān)方向）
2.碩士學(xué)歷三年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)，博士一年（含）以上機(jī)器學(xué)習(xí)/模式識(shí)別/人工智能開發(fā)經(jīng)驗(yàn)
3.精通Python和C
4.熟悉TensorFlow，PyTorch或Caffe框架之一
5.能夠熟練閱讀英文技術(shù)資料并撰寫英文技術(shù)文檔
6.有團(tuán)隊(duì)合作精神
7.有以下或類似人工智能大型項(xiàng)目經(jīng)驗(yàn)者優(yōu)先錄用，
目標(biāo)檢測(cè)和圖像語義分割；
三維重建
自動(dòng)駕駛
人工智能FPGA硬件設(shè)計(jì)工程師
職位描述：
1.參與基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件（基于Verilog）的開發(fā)與調(diào)試
2.分析硬件開發(fā)過程中的問題，和軟件工程師協(xié)同解決問題
3.負(fù)責(zé)相關(guān)技術(shù)文檔的撰寫
4.負(fù)責(zé)對(duì)產(chǎn)品的不斷完善和更新
任職要求
1.本科及以上學(xué)歷，計(jì)算機(jī)、微電子、通信等相關(guān)專業(yè)
2.3年以上FPGA硬件開發(fā)經(jīng)驗(yàn)，有多種FPGAIP集成和驗(yàn)證的經(jīng)驗(yàn)，熟悉主流FPGA開發(fā)框架
3.精通Verilog數(shù)字電路設(shè)計(jì)和驗(yàn)證
4.熟悉嵌入式軟件和IP驅(qū)動(dòng)(C/C)的設(shè)計(jì)和調(diào)試
5.良好英文讀寫能力
6.有較強(qiáng)的表達(dá)和溝通能力
7.有良好的團(tuán)隊(duì)合作精神