為了幫助廣大考生進一步了解硬件工程師考試，整理了硬件工程師面試題供大家參考！
（DSP，嵌入式系統(tǒng)，電子線路，通訊，微電子，半導體）
1、下面是一些基本的數字電路知識問題，請簡要回答之。
(1) 什么是 Setup和 Hold 時間？
答：Setup/Hold Time 用于測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間(Setup Time)是指觸發(fā)器的時鐘信號上升沿到來以前，數據能夠保持穩(wěn) 定不變的時間。輸入數據信號應提前時鐘上升沿(如上升沿有效)T 時間到達芯片，這個T就是建立時間通常所說的 SetupTime。如不滿足 Setup Time，這個數據就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿到來時，數據才能被打入 觸發(fā)器。保持時間(Hold Time)是指觸發(fā)器的時鐘信號上升沿到來以后，數據保持穩(wěn)定不變的時間。如果 Hold Time 不夠，數據同樣不能被打入觸發(fā)器。
(2) 什么是競爭與冒險現象？怎樣判斷？如何消除？
答：在組合邏輯電路中，由于門電路的輸入信號經過的通路不盡相同，所產生的延時也就會不同，從而導致到達該門的時間不一致，我們把這種現象叫做競爭。由于競爭而在電路輸出端可能產生尖峰脈沖或毛刺的現象叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布爾式的消 去項，二是在芯片外部加電容。
(3) 請畫出用 D 觸發(fā)器實現 2 倍分頻的邏輯電路
答：把 D 觸發(fā)器的輸出端加非門接到 D 端即可，如下圖所示：
(4) 什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求？
答：線與邏輯是兩個或多個輸出信號相連可以實現與的功能。在硬件上，要用 OC 門來實現(漏極或者集電極開路)，為了防止因灌電流過大而燒壞 OC 門,應在 OC 門輸出端接一上拉電阻(線或則是下拉電阻)。
(5) 什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？
答：同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系.電路設計可分類為同步電路設計和異步電路設計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的 “開始”和“完成”信號使之同步。異步電路具有下列優(yōu)點：無時鐘歪斜問題、 低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性。
(7) 你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？
答：常用的電平標準，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。 一般說來，CMOS 電平比 TTL 電平有著更高的噪聲容限。如果不考慮速度 和性能，一般 TTL 與 CMOS 器件可以互換。但是需要注意有時候負載效應可能 引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負載才能 正常工作。
(6) 請畫出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、鎖存器/緩沖器)
典型輸入設備與微機接口的邏輯示意圖如下：
2、你所知道的可編程邏輯器件有哪些？
答：ROM(只讀存儲器)、PLA(可編程邏輯陣列)、FPLA(現場可編程邏輯陣列)、PAL(可編程陣列邏輯)GAL(通用陣列邏輯)，EPLD(可擦除的可編程邏輯器件)、 FPGA(現場可編程門陣列)、CPLD(復雜可編程邏輯器件)等 ，其中 ROM、FPLA、 PAL、GAL、EPLD 是出現較早的可編程邏輯器件，而 FPGA 和 CPLD 是當今最 流行的兩類可編程邏輯器件。FPGA 是基于查找表結構的，而 CPLD 是基于乘積 項結構的。
3、用 VHDL 或 VERILOG、ABLE 描述 8 位 D 觸發(fā)器邏輯
4、請簡述用 EDA 軟件(如 PROTEL)進行設計(包括原理圖和PCB圖)到調試出樣機的整個過程，在各環(huán)節(jié)應注意哪些問題？
答：完成一個電子電路設計方案的整個過程大致可分：(1)原理圖設計 (2)PCB 設計 (3)投板
(4)元器件焊接(5)模塊化調試 (6)整機調試。注意問題如下：
(1)原理圖設計階段
注意適當加入旁路電容與去耦電容；
注意適當加入測試點和 0 歐電阻以方便調試時測試用；
注意適當加入 0 歐電阻、電感和磁珠以實現抗干擾和阻抗匹配；
(2)PCB 設計階段
自己設計的元器件封裝要特別注意以防止板打出來后元器件無法焊接；
FM 部分走線要盡量短而粗，電源和地線也要盡可能粗；
旁路電容、晶振要盡量靠近芯片對應管腳；
注意美觀與使用方便；
(3)投板
說明自己需要的工藝以及對制板的要求；
(4)元器件焊接
防止出現芯片焊錯位置，管腳不對應；
防止出現虛焊、漏焊、搭焊等；
(5)模塊化調試
先調試電源模塊，然后調試控制模塊，然后再調試其它模塊；
上電時動作要迅速，發(fā)現不會出現短路時在徹底接通電源；
調試一個模塊時適當隔離其它模塊；
各模塊的技術指標一定要大于客戶的要求；
(6)整機調試
如提高靈敏度等問題
5、基爾霍夫定理
KCL：電路中的任意節(jié)點，任意時刻流入該節(jié)點的電流等于流出該節(jié)點的電流（KVL同理）
6、描述反饋電路的概念，列舉他們的應用
反饋是將放大器輸出信號(電壓或電流)的一部分或全部，回收到放大器輸入端與輸入信號進行比較(相加或相減)，并用比較所得的有效輸入信號去控制輸出，負反饋可以用來穩(wěn)定輸出信號或者增益，也可以擴展通頻帶，特別適合于自動控制系統(tǒng)。正反饋可以形成振蕩，適合振蕩電路和波形發(fā)生電路。
7、負反饋種類及其優(yōu)點
電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋
降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展，放大器的通頻帶，自動調節(jié)作用
8、放大電路的頻率補償的目的是什么，有哪些方法
頻率補償是為了改變頻率特性，減小時鐘和相位差，使輸入輸出頻率同步
相位補償通常是改善穩(wěn)定裕度，相位補償與頻率補償的目標有時是矛盾的
不同的電路或者說不同的元器件對不同頻率的放大倍數是不相同的，如果輸入信號不是單一頻率，就會造成高頻放大的倍數大，低頻放大的倍數小，結果輸出的波形就產生了失真 放大電路中頻率補償的目的：一是改善放大電路的高頻特性，而是克服由于引入負反饋而可能出 現自激振蕩現象，使放大器能夠穩(wěn)定工作。在放大電路中，由于晶體管結電容的存在常常會使放大電路頻率響應的高頻段不理想，為了解決這一問題，常用的方法就是在電路中引入負反饋。然后，負反饋的引入又引入了新的問題，那就是負反饋電路會出現自激振蕩現象，所以為了使放大電路能夠正常穩(wěn)定工作，必須對放大電路進行頻率補償。
頻率補償的方法可以分為超前補償和滯后補償，主要是通過接入一些阻容元件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)
9、有源濾波器和無源濾波器的區(qū)別
無源濾波器：這種電路主要有無源元件 R、L 和 C 組成；有源濾波器：
集成運放和 R、C 組成，具有不用電感、體積小、重量輕等優(yōu)點。 集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源 濾波電路的工作頻率難以做得很高。
10、名詞解釋：SRAM、SSRAM、SDRAM、壓控振蕩器 (VCO)
SRAM：靜態(tài) RAM；DRAM：動態(tài) RAM；SSRAM：Synchronous Static Random Access Memory 同步靜態(tài)隨機訪問存儲器，它的一種類型的SRAM。 SSRAM 的所有訪問都在時鐘的上升/下降沿啟動。地址、數據輸入和其它控制信 號均與時鐘信號相關。這一點與異步 SRAM 不同，異步 SRAM 的訪問獨立于時 鐘，數據輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM 同步動態(tài)隨機存儲器。
11、名詞解釋：IRQ、BIOS、USB、VHDL、SDR。
(1) IRQ：中斷請求
(2)BIOS：BIOS 是英文"Basic Input Output System"的縮略語，直譯過來后中 文名稱就是"基本輸入輸出系統(tǒng)"。其實，它是一組固化到計算機內主板上一個 ROM 芯片上的程序，它保存著計算機最重要的基本輸入輸出的程序、系統(tǒng)設置 信息、開機后自檢程序和系統(tǒng)自啟動程序。其主要功能是為計算機提供最底層的、 最直接的硬件設置和控制。
(3) USB：USB，是英文 Universal Serial BUS（通用串行總線）的縮寫，而其 中文簡稱為“通串線，是一個外部總線標準，用于規(guī)范電腦與外部設備的連接和 通訊。
(4) VHDL：VHDL 的英文全寫是：VHSIC（Very High Speed Integrated Circuit） Hardware Description Language.翻譯成中文就是超高速集成電路硬件描述語言。 主要用于描述數字系統(tǒng)的結構、行為、功能和接口。
(5) SDR：軟件無線電，一種無線電廣播通信技術，它基于軟件定義的無線 通信協(xié)議而非通過硬連線實現。換言之，頻帶、空中接口協(xié)議和功能可通過軟件 下載和更新來升級，而不用完全更換硬件。SDR 針對構建多模式、多頻和多功 能無線通信設備的問題提供有效而安全的解決方案。
12、單片機上電后沒有運轉，首先要檢查什么
首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的 5V。接下來就是檢查復位引腳電壓 是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。然后 再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應該使用示波 器探頭的“X10”檔。另一個辦法是測量復位狀態(tài)下的 IO 口電平，按住復位鍵 不放，然后測量 IO 口(沒接外部上拉的 P0 口除外)的電壓，看是否是高電平，如 果不是高電平，則多半是因為晶振沒有起振。另外還要注意的地方是，如果使用片內 ROM 的話(大部分情況下如此，現在 已經很少有用外部擴 ROM 的了)，一定要將 EA 引腳拉高，否則會出現程序亂跑 的情況。有時用仿真器可以，而燒入片子不行，往往是因為 EA 引腳沒拉高的緣 故(當然，晶振沒起振也是原因只一)。經過上面幾點的檢查，一般即可排除故障 了。如果系統(tǒng)不穩(wěn)定的話，有時是因為電源濾波不好導致的。在單片機的電源引 腳跟地引腳之間接上一個 0.1uF 的電容會有所改善。如果電源沒有濾波電容的話， 則需要再接一個更大濾波電容，例如 220uF 的。遇到系統(tǒng)不穩(wěn)定時，就可以并上 電容試試(越靠近芯片越好)。
13、最基本的三極管曲線特性
答：三極管的曲線特性即指三極管的伏安特性曲線，包括輸入特性曲線和輸 出特性曲線。輸入特性是指三極管輸入回路中，加在基極和發(fā)射極的電壓VBE 與 由它所產生的基極電流 I B 之間的關系。輸出特性通常是指在一定的基極電流 I B控制下，三極管的集電極與發(fā)射極之間的電壓VCE 同集電極電流 IC 的關系
圖(1) 典型輸入特性曲線
圖(2) 典型輸出特性曲線
圖(3) 直、交流負載線，功耗線
14、什么是頻率響應，怎么才算是穩(wěn)定的頻率響應，簡述改變頻率響應曲線的幾個方法 答：這里僅對放大電路的頻率響應進行說明。 在放大電路中，由于電抗元件(如電容、電感線圈等)及晶體管極間電容的存在，當輸入信號的頻率過低或過高時，放大電路的放大倍數的數值均會降低，而且還將產生相位超前或之后現象。也就是說，放大電路的放大倍數(或者稱為增 益)和輸入信號頻率是一種函數關系，我們就把這種函數關系成為放大電路的頻 率響應或頻率特性。放大電路的頻率響應可以用幅頻特性曲線和相頻特性曲線來描述，如果一個 放大電路的幅頻特性曲線是一條平行于 x 軸的直線(或在關心的頻率范圍內平行 于 x 軸)，而相頻特性曲線是一條通過原點的直線(或在關心的頻率范圍是條通過 原點的直線)，那么該頻率響應就是穩(wěn)定的
改變頻率響應的方法主要有：(1) 改變放大電路的元器件參數；(2) 引入新的 元器件來改善現有放大電路的頻率響應；(3) 在原有放大電路上串聯(lián)新的放大電 路構成多級放大電路。
15、給出一個差分運放，如何進行相位補償，并畫補償后的波特圖
答：隨著工作頻率的升高，放大器會產生附加相移，可能使負反饋變成正反饋而引起自激。進行相位補償可以消除高頻自激。相位補償的原理是：在具有高放大倍數的中間級，利用一小電容 C（幾十～幾百微微法）構成電壓并聯(lián)負反饋 電路?？梢允褂秒娙菪ＵC 校正
三億文庫3y.uu456.com包含各類專業(yè)文獻、高等教育、幼兒教育、小學教育、文學作品欣賞、中學教育、行業(yè)資料、專業(yè)論文、應用寫作文書、硬件工程師面試題集(含答案,很全)57等內容。