1. 基數(shù)：
在浮點數(shù)據(jù)編碼中，對階碼所代表的指數(shù)值的數(shù)據(jù)，在計算機中是一個常數(shù)，不用代碼表示。
2. Cache：
位于CPU與主存之間的高速緩存，用來存放當前頻繁訪問的內(nèi)容
3. 段頁式管理 ：
一種虛擬存儲器的管理方式，將存儲空間按邏輯模塊分成段，每段又分成若干個頁。
4. 隨機存取方式：
可按隨機地址直接訪問任一存儲單元，存取時間與單元位置無關(guān)。
5. DRAM：
動態(tài)隨機存取存儲器，即需要采取動態(tài)刷新的RAM。
6. 虛擬存儲器：
依靠操作系統(tǒng)和磁盤的支持，用戶編程時可以使用一個比真實內(nèi)存大得多的存儲器，該存儲器稱為虛擬存儲器。
7. 邏輯地址：
程序員編程時使用的，與內(nèi)存物理地址無固定對應(yīng)關(guān)系的地址。
8. 堆棧 ：
按先進后出(也就是后進先出)順序存取的存儲的存儲組織(區(qū))。
9. 立即尋址方式：
操作數(shù)直接在指令中給出(或：緊跟指令給出)，在讀出指令時可立即獲得操作數(shù)。
10. 直接尋址：
由指令直接給出操作數(shù)的存儲地址。
11. 寄存器間址：
由指令給出寄存器號，指定寄存器中存放者操作數(shù)據(jù)的存儲地址。
12. RISC ：
精簡指令系統(tǒng)計算機，只采用使用頻度高、簡單、執(zhí)行速度快的指令類型。
13. 時鐘周期：
由主頻脈沖定義得一個定長的基本時間段，通常一個時鐘周期完成一步操作。
14. 微程序控制器：
將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列(微程序)，存入一個控制存儲器，需要時從該存儲器中讀取。按這種方式工作的控制器稱為微程序控制器。
15. 硬連接控制器：
由組合邏輯構(gòu)成的控制器，也稱組合電路控制器。組合邏輯電路是由“與”門、“或”門以及“非”門等電路構(gòu)成的不具有記憶能力的數(shù)字電路，
16. 主設(shè)備 ：
申請并獲得總線控制權(quán)的設(shè)備，在收發(fā)雙方中主動的一方。
17. 同步通信方式：
在采用這種方式的總線傳輸中，各設(shè)備從一個公共的(統(tǒng)一的)時序信號中獲得定時信息(或：由統(tǒng)一的時序信號進行同步定時。)或指出：其明顯特征是由一定頻率的時鐘信號定義了等間隔的時鐘周期。
18. 總線：
一組可由多個部件分時共享的信息傳輸線。
19. 程序查詢I/O方式：
啟動I/O設(shè)備后，CPU程序查詢，若未準備好則等待，若條件已具備則執(zhí)行I/O操作。
20. DMA 方式 ：
直接依靠硬件實現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預(yù)制器中的中斷機構(gòu)當字計數(shù)器為0時向CPU發(fā)出中斷請求信號。
在浮點數(shù)據(jù)編碼中，對階碼所代表的指數(shù)值的數(shù)據(jù)，在計算機中是一個常數(shù)，不用代碼表示。
2. Cache：
位于CPU與主存之間的高速緩存，用來存放當前頻繁訪問的內(nèi)容
3. 段頁式管理 ：
一種虛擬存儲器的管理方式，將存儲空間按邏輯模塊分成段，每段又分成若干個頁。
4. 隨機存取方式：
可按隨機地址直接訪問任一存儲單元，存取時間與單元位置無關(guān)。
5. DRAM：
動態(tài)隨機存取存儲器，即需要采取動態(tài)刷新的RAM。
6. 虛擬存儲器：
依靠操作系統(tǒng)和磁盤的支持，用戶編程時可以使用一個比真實內(nèi)存大得多的存儲器，該存儲器稱為虛擬存儲器。
7. 邏輯地址：
程序員編程時使用的，與內(nèi)存物理地址無固定對應(yīng)關(guān)系的地址。
8. 堆棧 ：
按先進后出(也就是后進先出)順序存取的存儲的存儲組織(區(qū))。
9. 立即尋址方式：
操作數(shù)直接在指令中給出(或：緊跟指令給出)，在讀出指令時可立即獲得操作數(shù)。
10. 直接尋址：
由指令直接給出操作數(shù)的存儲地址。
11. 寄存器間址：
由指令給出寄存器號，指定寄存器中存放者操作數(shù)據(jù)的存儲地址。
12. RISC ：
精簡指令系統(tǒng)計算機，只采用使用頻度高、簡單、執(zhí)行速度快的指令類型。
13. 時鐘周期：
由主頻脈沖定義得一個定長的基本時間段，通常一個時鐘周期完成一步操作。
14. 微程序控制器：
將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列(微程序)，存入一個控制存儲器，需要時從該存儲器中讀取。按這種方式工作的控制器稱為微程序控制器。
15. 硬連接控制器：
由組合邏輯構(gòu)成的控制器，也稱組合電路控制器。組合邏輯電路是由“與”門、“或”門以及“非”門等電路構(gòu)成的不具有記憶能力的數(shù)字電路，
16. 主設(shè)備 ：
申請并獲得總線控制權(quán)的設(shè)備，在收發(fā)雙方中主動的一方。
17. 同步通信方式：
在采用這種方式的總線傳輸中，各設(shè)備從一個公共的(統(tǒng)一的)時序信號中獲得定時信息(或：由統(tǒng)一的時序信號進行同步定時。)或指出：其明顯特征是由一定頻率的時鐘信號定義了等間隔的時鐘周期。
18. 總線：
一組可由多個部件分時共享的信息傳輸線。
19. 程序查詢I/O方式：
啟動I/O設(shè)備后，CPU程序查詢，若未準備好則等待，若條件已具備則執(zhí)行I/O操作。
20. DMA 方式 ：
直接依靠硬件實現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預(yù)制器中的中斷機構(gòu)當字計數(shù)器為0時向CPU發(fā)出中斷請求信號。