旋智電子科技(上海)有限公司2016校園招聘啟事

字號:

一、公司簡介
    旋智有限公司是一家由美國硅谷以及國內(nèi)本土資深專業(yè)人士創(chuàng)辦的IC公司,主要從事工業(yè)控制領(lǐng)域相關(guān)產(chǎn)品的研發(fā)。旋智以TI,FREESCALE為標桿,致力于建設(shè)一個世界的結(jié)合半導體技術(shù),系統(tǒng)軟件及終端應用的公司。公司的投資者主要來自海外,多半是半導體行業(yè)內(nèi)的人士。公司現(xiàn)階段主要做控制器,已經(jīng)有產(chǎn)品以及穩(wěn)定的客戶。
    二、招聘職位
    職位一:模擬/混合信號電路設(shè)計工程師(全職)
    地點:上海
    職責
    1.為汽車、消費品和工業(yè)市場研究和開發(fā)先進的模擬和混合信號電路系統(tǒng);
    2.參與模擬和混合信號IP架構(gòu)路線圖開發(fā);
    3.參與設(shè)計周期的各個方面,包括體系結(jié)構(gòu)開發(fā),晶體管級設(shè)計,協(xié)助數(shù)字系統(tǒng)和軟件團隊的工作,版圖設(shè)計和實驗室測試,生產(chǎn)、銷售和客戶支持;
    4.開發(fā)新的技術(shù)和產(chǎn)品。
    要求
    1.電子工程專業(yè)碩士或博士學歷,且有3年及以上模擬和混合信號電路設(shè)計經(jīng)驗;
    2.熟練掌握模擬電路設(shè)計,寄生和噪聲分析,CMOS工藝知識;
    3.了解Layout流程,驗證檢查,如DRC, ERC, LVS;
    4.具有關(guān)鍵模擬模塊和系統(tǒng)的基本知識,例如(但不限于)能帶和偏壓電路,ADC/DAC, LDO,電荷泵,PLL/ DLL,電源轉(zhuǎn)換器;
    5.具有強烈的責任心,能獨立開展工作,以及及時和可靠的完成工作;
    6.良好的溝通能力和團隊協(xié)作能力;
    7.具備模擬CAD相關(guān)知識(例如PDK安裝、Pcell設(shè)計、Skill腳本)優(yōu)先;
    8.具備Verilog/Veriloga/VerilogAMS建模經(jīng)歷者優(yōu)先。
    主要技能及經(jīng)驗1
    1.具有高分辨率ADC設(shè)計和生產(chǎn)經(jīng)驗,16位或更高優(yōu)先
    2.高速管道或SAR ADC
    3.高分辨率ADC
    4.具有信號處理的基本知識
    主要技能及經(jīng)驗2
    1.高壓設(shè)計經(jīng)驗,如柵極驅(qū)動器
    2.了解高壓硅制造技術(shù)
    3.了解電源轉(zhuǎn)換設(shè)計,如DC/DC和AC/DC的轉(zhuǎn)換
    職位二:固件工程師(全職)
    地點:上海 / 深圳
    職責:
    1. SDK的研發(fā),期間需要與設(shè)計人員密切合作;
    2. 源代碼版本控制,以及文檔的編寫、整理及維護。
    要求:
    1. 自我激勵和學習的能力;
    2. 精通C/C++;
    3. 擅長復雜嵌入式系統(tǒng)的調(diào)試;
    4. 有ARM相關(guān)知識者優(yōu)先;
    5. 熟悉PCB的設(shè)計和布線;
    6. 較強的交流能力;
    7. 有出差的意愿。
    職位三:電機控制應用工程師(全職)
    地點:深圳羅湖
    職責:
    1. 為主要客戶提供支持,特別是參與系統(tǒng)架構(gòu)以及產(chǎn)品的早期設(shè)計;
    2. 與研發(fā)團隊一起理解系統(tǒng)指標,將客戶的需求轉(zhuǎn)化為系統(tǒng)解決方案。
    要求:
    1. 自我激勵和學習的能力;
    2. 精通C/C++;
    3. 擅長復雜嵌入式系統(tǒng)的調(diào)試;
    4. 有ARM相關(guān)知識者優(yōu)先;
    5. 熟悉PCB的設(shè)計和布線;
    6. 較強的交流能力;
    7. 有出差的意愿。
    職位四:驗證工程師(全職)
    地點:上海
    職責:
    1. 負責制定高覆蓋率的芯片/模塊驗證計劃;
    2. 用SystemVerilog以及各種驗證方法學(覆蓋率模型,帶約束的隨機向量生成等)進行模塊以及全芯片的驗證;
    3. 執(zhí)行帶時序的后仿真工作;
    4. 為芯片測試工程師提供測試機測試向量;
    5. 在基于ARM的SOC芯片中利用固件代碼(C/C++)進行芯片測試;
    6. 幫助FPGA工程師搭建并調(diào)試芯片/模塊的FPGA驗證環(huán)境。
    要求:
    1. 理解UVM流程和環(huán)境;
    2. 有使用設(shè)計和驗證工具的經(jīng)驗;
    3. 具有Verilog、UVM測試架構(gòu)和系統(tǒng)的驗證知識;
    4. 具有SoC架構(gòu)知識;
    5. 具有C++編程經(jīng)驗;
    6. 具有團隊合作精神及對勝利的渴望;
    7. 具有良好的溝通能力;
    8. EECS碩士優(yōu)先。
    職位五:SoC ASIC設(shè)計工程師(全職)
    地點:上海
    職責
    1.SoC級別的設(shè)計實現(xiàn);
    2.基于Synopsys DC/DCT/DCG流程的超低功耗綜合;
    3.基于LEC或formality工具的RTL到門級、門級到版圖后網(wǎng)表的形式化檢查;
    4.與后端人員一起基于Primetime-SI完成各種工藝角和模式下的時序收斂;
    5.基于Perl、TCL或其他Shell腳本建立或優(yōu)化EDA設(shè)計方法學流程;
    6.幫助用SystemVerilog以及各種驗證方法學(覆蓋率模型,帶約束的隨機向量生成等)進行模塊以及全芯片的驗證;
    7.幫助DFT相關(guān)工作。
    要求
    1.EE碩士及以上學歷;
    2.深刻理解實現(xiàn)超低功耗高速復雜SoC的DC/DCT/DCG綜合流程;
    3.具備LEC或formality等形式化檢查相關(guān)工具的使用經(jīng)驗;
    4.具備在PR階段ICC中時鐘樹綜合的概念;
    5.精通靜態(tài)時序分析,掌握從單元級到頂層的時序收斂;
    6.精通Perl/Tcl/Shell腳本;
    7.良好的溝通能力和團隊合作精神;
    8.了解UVM相關(guān)知識者優(yōu)先;
    9.具備DFT相關(guān)經(jīng)驗者優(yōu)先;
    10.具備電機控制或以太網(wǎng)相關(guān)經(jīng)驗者優(yōu)先。
    三、福利待遇
    公司為員工提供:
    1. 全面的鍛煉機會和輕松的學習環(huán)境;
    2. 良好的職業(yè)發(fā)展前景;
    3. 具有競爭力的薪資。
    如果你有如下愿望,不妨考慮加入我們這樣一個初創(chuàng)型公司:
    1. 充分展示個人潛力;
    2. 工作環(huán)境有一種大家庭的感覺;
    3. 在完成工作的同時獲得樂趣。
    四、簡歷投遞
    有意者請發(fā)簡歷到hr@spintrol.com,期待你的加入。