山東高云半導(dǎo)體科技有限公司致力于國產(chǎn)FPGA芯片研發(fā)與產(chǎn)業(yè)化，旨在推出具有核心自主知識(shí)產(chǎn)權(quán)的FPGA芯片，打破國際壟斷，發(fā)展成為中國集成電路行業(yè)的骨干企業(yè),成為國內(nèi)大的具有核心自主知識(shí)產(chǎn)權(quán)的FPGA芯片供應(yīng)商。
宣講會(huì)時(shí)間：周二（3月24日）上午9點(diǎn)；
宣講會(huì)地點(diǎn)：山東科技大學(xué)青島校區(qū)J1號(hào)樓320教室；
招聘崗位：QT開發(fā)工程師
招聘人數(shù)：2
專業(yè)：計(jì)算機(jī)相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.熟練掌握C/C 語言，熟悉GNU make, gcc或MSVC 等開發(fā)工具；
2.熟悉Qt跨平臺(tái)框架，Qt圖形庫，及開發(fā)工具；
3.有Qt跨平臺(tái)開發(fā)(Windows/Linux)經(jīng)驗(yàn)者優(yōu)先；
招聘崗位：軟件工程師
招聘人數(shù)：10
專業(yè)：軟件學(xué)院或計(jì)算機(jī)學(xué)院應(yīng)屆畢業(yè)生或其他年級(jí)在讀學(xué)生
學(xué)歷：本科或研究生均可
技能要求：
1.熟悉C/C 語言，熟悉MSVC 或GNU make，gcc等開發(fā)工具；
2.熟悉STL常用數(shù)據(jù)結(jié)構(gòu)，容器類；
3.熟悉面向?qū)ο笤O(shè)計(jì)思想；
4.英語水平良好，能夠閱讀英文參考文檔；
5.了解MFC，Qt或其他圖形框架者優(yōu)先；
6.具有圖形客戶端開發(fā)經(jīng)驗(yàn)者優(yōu)先；
招聘崗位：邏輯驗(yàn)證工程師
招聘人數(shù)：2
專業(yè)：電子工程專業(yè)、微電子專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.具備扎實(shí)的數(shù)字電路理論基礎(chǔ)；
2.熟練使用Linux工作環(huán)境；
3.熟練掌握Verilog或systemVerilog等驗(yàn)證語言，了解shell、pell等腳本語言優(yōu)先；
4.了解NC verilog或者VCS等驗(yàn)證工具；
5.具備良好的英文溝通能力者優(yōu)先考慮；
招聘崗位：設(shè)計(jì)驗(yàn)證工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1. 電子相關(guān)專業(yè)本科或碩士學(xué)歷
2. 要求應(yīng)屆畢業(yè)生或工作經(jīng)驗(yàn)少于兩年
3. 熟悉C，C 和Verilog語言編程
4. 熟悉Windows和Linux操作系統(tǒng)的使用
5. 良好的英語溝通能力
6. 熟悉Perl語言編程者優(yōu)先
招聘崗位：內(nèi)存Memory IC電路設(shè)計(jì)工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.具有良好的CMOS集成電路設(shè)計(jì)的基礎(chǔ)知識(shí)
2.對(duì)CMOS集成電路生產(chǎn)工藝有一定認(rèn)識(shí)
3.有良好的數(shù)字電路Verilog設(shè)計(jì)知識(shí)
4.了解內(nèi)存存儲(chǔ)器設(shè)計(jì)相關(guān)知識(shí)
5.了解內(nèi)存存儲(chǔ)器電路設(shè)計(jì)流程、參數(shù)提取、噪聲與干擾分析，良率改進(jìn)和可測(cè)性設(shè)計(jì)DFT等
6.會(huì)使用Tcl或者Perl腳本
7.會(huì)使用Cadence Virtuoso、Hspice、Hsim等設(shè)計(jì)仿真軟件
8.從事過內(nèi)存存儲(chǔ)器設(shè)計(jì)或者相關(guān)Verilog仿真者優(yōu)先。
招聘崗位：IC產(chǎn)品測(cè)試工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上
技能要求：
1.能熟練使用Verilog HDL；
2.能夠熟練使用過濾器、邏輯分析儀等測(cè)試儀器；
3.能夠設(shè)計(jì)Schematic和PCB；
4.能夠使用C、C ；
5.了解JTAG協(xié)議、SPI和IIC協(xié)議；
6.了解IC從Wafer到成品的生產(chǎn)流程；
7.了解ESD、老化測(cè)試等知識(shí)；
工作時(shí)間：八小時(shí)工作制，雙休
薪酬福利：
1.享受同行業(yè)富有競(jìng)爭(zhēng)力的薪資待遇，有廣闊的提升空間。另享受健康體檢、午餐補(bǔ)貼、彈性工作、職稱評(píng)定等各類福利；
2.繳納五險(xiǎn)一金，解決濟(jì)南戶口，托管個(gè)人檔案，享受雙休、法定節(jié)假日、帶薪年假等各類假期；
3.系統(tǒng)化培訓(xùn)助力個(gè)人職業(yè)發(fā)展，文化活動(dòng)精彩多樣、獎(jiǎng)品豐厚，團(tuán)隊(duì)氛圍積極向上；
公司地址：濟(jì)南高新區(qū)齊魯軟件園創(chuàng)業(yè)廣場(chǎng)E座
聯(lián)系電話：88998155/18678882566
Email: liqian@gowinsemi.com
網(wǎng)址：www.gowinsemi.com.cn
宣講會(huì)時(shí)間：周二（3月24日）上午9點(diǎn)；
宣講會(huì)地點(diǎn)：山東科技大學(xué)青島校區(qū)J1號(hào)樓320教室；
招聘崗位：QT開發(fā)工程師
招聘人數(shù)：2
專業(yè)：計(jì)算機(jī)相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.熟練掌握C/C 語言，熟悉GNU make, gcc或MSVC 等開發(fā)工具；
2.熟悉Qt跨平臺(tái)框架，Qt圖形庫，及開發(fā)工具；
3.有Qt跨平臺(tái)開發(fā)(Windows/Linux)經(jīng)驗(yàn)者優(yōu)先；
招聘崗位：軟件工程師
招聘人數(shù)：10
專業(yè)：軟件學(xué)院或計(jì)算機(jī)學(xué)院應(yīng)屆畢業(yè)生或其他年級(jí)在讀學(xué)生
學(xué)歷：本科或研究生均可
技能要求：
1.熟悉C/C 語言，熟悉MSVC 或GNU make，gcc等開發(fā)工具；
2.熟悉STL常用數(shù)據(jù)結(jié)構(gòu)，容器類；
3.熟悉面向?qū)ο笤O(shè)計(jì)思想；
4.英語水平良好，能夠閱讀英文參考文檔；
5.了解MFC，Qt或其他圖形框架者優(yōu)先；
6.具有圖形客戶端開發(fā)經(jīng)驗(yàn)者優(yōu)先；
招聘崗位：邏輯驗(yàn)證工程師
招聘人數(shù)：2
專業(yè)：電子工程專業(yè)、微電子專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.具備扎實(shí)的數(shù)字電路理論基礎(chǔ)；
2.熟練使用Linux工作環(huán)境；
3.熟練掌握Verilog或systemVerilog等驗(yàn)證語言，了解shell、pell等腳本語言優(yōu)先；
4.了解NC verilog或者VCS等驗(yàn)證工具；
5.具備良好的英文溝通能力者優(yōu)先考慮；
招聘崗位：設(shè)計(jì)驗(yàn)證工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1. 電子相關(guān)專業(yè)本科或碩士學(xué)歷
2. 要求應(yīng)屆畢業(yè)生或工作經(jīng)驗(yàn)少于兩年
3. 熟悉C，C 和Verilog語言編程
4. 熟悉Windows和Linux操作系統(tǒng)的使用
5. 良好的英語溝通能力
6. 熟悉Perl語言編程者優(yōu)先
招聘崗位：內(nèi)存Memory IC電路設(shè)計(jì)工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上學(xué)歷
技能要求：
1.具有良好的CMOS集成電路設(shè)計(jì)的基礎(chǔ)知識(shí)
2.對(duì)CMOS集成電路生產(chǎn)工藝有一定認(rèn)識(shí)
3.有良好的數(shù)字電路Verilog設(shè)計(jì)知識(shí)
4.了解內(nèi)存存儲(chǔ)器設(shè)計(jì)相關(guān)知識(shí)
5.了解內(nèi)存存儲(chǔ)器電路設(shè)計(jì)流程、參數(shù)提取、噪聲與干擾分析，良率改進(jìn)和可測(cè)性設(shè)計(jì)DFT等
6.會(huì)使用Tcl或者Perl腳本
7.會(huì)使用Cadence Virtuoso、Hspice、Hsim等設(shè)計(jì)仿真軟件
8.從事過內(nèi)存存儲(chǔ)器設(shè)計(jì)或者相關(guān)Verilog仿真者優(yōu)先。
招聘崗位：IC產(chǎn)品測(cè)試工程師
招聘人數(shù)：5
專業(yè)：集成電路相關(guān)專業(yè)
學(xué)歷：本科及以上
技能要求：
1.能熟練使用Verilog HDL；
2.能夠熟練使用過濾器、邏輯分析儀等測(cè)試儀器；
3.能夠設(shè)計(jì)Schematic和PCB；
4.能夠使用C、C ；
5.了解JTAG協(xié)議、SPI和IIC協(xié)議；
6.了解IC從Wafer到成品的生產(chǎn)流程；
7.了解ESD、老化測(cè)試等知識(shí)；
工作時(shí)間：八小時(shí)工作制，雙休
薪酬福利：
1.享受同行業(yè)富有競(jìng)爭(zhēng)力的薪資待遇，有廣闊的提升空間。另享受健康體檢、午餐補(bǔ)貼、彈性工作、職稱評(píng)定等各類福利；
2.繳納五險(xiǎn)一金，解決濟(jì)南戶口，托管個(gè)人檔案，享受雙休、法定節(jié)假日、帶薪年假等各類假期；
3.系統(tǒng)化培訓(xùn)助力個(gè)人職業(yè)發(fā)展，文化活動(dòng)精彩多樣、獎(jiǎng)品豐厚，團(tuán)隊(duì)氛圍積極向上；
公司地址：濟(jì)南高新區(qū)齊魯軟件園創(chuàng)業(yè)廣場(chǎng)E座
聯(lián)系電話：88998155/18678882566
Email: liqian@gowinsemi.com
網(wǎng)址：www.gowinsemi.com.cn