要求:
1 參與國(guó)家項(xiàng)目研發(fā)工作,通信、微電子專業(yè)相關(guān),博士碩士均可,博士生畢業(yè)可留所做
博士后。
2 熟悉FPGA、DSP信號(hào)處理開發(fā)者優(yōu)先。
3 每周實(shí)習(xí)時(shí)間及待遇面議。外地學(xué)生可提供學(xué)生宿舍
有意者請(qǐng)將簡(jiǎn)歷發(fā)送至 junzhu.sim@gmail.com
郵件主題:姓名 專業(yè) 學(xué)校
1 參與國(guó)家項(xiàng)目研發(fā)工作,通信、微電子專業(yè)相關(guān),博士碩士均可,博士生畢業(yè)可留所做
博士后。
2 熟悉FPGA、DSP信號(hào)處理開發(fā)者優(yōu)先。
3 每周實(shí)習(xí)時(shí)間及待遇面議。外地學(xué)生可提供學(xué)生宿舍
有意者請(qǐng)將簡(jiǎn)歷發(fā)送至 junzhu.sim@gmail.com
郵件主題:姓名 專業(yè) 學(xué)校