因項目需求，中科院微電子所專用集成電路與系統(tǒng)研究室(二室)招聘以下崗位的聯(lián)合培養(yǎng)學(xué)生.
注：
工作地點北京
來所時，需要導(dǎo)師同意
應(yīng)聘材料：
(1)詳細的個人簡歷，含學(xué)習(xí)、工作和科研的經(jīng)歷
(2)本科和研究生階段的成績單
(3)其他能夠用于說明申請人工作能力的材料。
簡歷投遞方式：
電子信箱：zhangfeng_ime@ime.ac.cn
簡歷格式：
必須是WORD或PDF格式，不接受通過其它網(wǎng)站提交的申請材料
郵件標(biāo)題必須表明應(yīng)聘職位
本研究室也歡迎工程經(jīng)驗有所欠缺，而微電子/數(shù)學(xué)/電路/計算機專業(yè)基礎(chǔ)扎實，有一定動手能力，有強烈責(zé)任感和嚴(yán)謹(jǐn)作風(fēng)，對工程性技術(shù)開發(fā)興趣濃厚的優(yōu)秀學(xué)生到我處進行客座實習(xí)。
以下是職位列表：
職位一:模擬IC及物理設(shè)計
職責(zé): 從事射頻前端、ADC/DAC的設(shè)計開發(fā)
要求:
微電子或相關(guān)電子專業(yè)
模擬電路基礎(chǔ)扎實
有ADC或DAC的設(shè)計經(jīng)驗優(yōu)先
職位二：混合信號電路設(shè)計
職責(zé)：高速數(shù)?；旌闲盘栯娐沸酒O(shè)計；低功耗CMOS電路芯片設(shè)計
要求：
微電子相關(guān)專業(yè)
熟悉CMOS高速模擬電路原理，模擬及版圖設(shè)計，具備CMOS 電路設(shè)計的理論知識及經(jīng)驗及對工藝制程有深入的了解
具有較強的數(shù)學(xué)分析能力，及電學(xué)研究基礎(chǔ)
工程作風(fēng)嚴(yán)謹(jǐn)細致，精益求精,富有創(chuàng)造力和主動性，熱衷于新技術(shù)，具有獨立解決問題的能力
同時了解verilog HDl及數(shù)字芯片設(shè)計流程及相關(guān)經(jīng)驗者優(yōu)先
具備深微米IC的ASIC設(shè)計流程知識及相關(guān)經(jīng)驗優(yōu)先
注：
工作地點北京
來所時，需要導(dǎo)師同意
應(yīng)聘材料：
(1)詳細的個人簡歷，含學(xué)習(xí)、工作和科研的經(jīng)歷
(2)本科和研究生階段的成績單
(3)其他能夠用于說明申請人工作能力的材料。
簡歷投遞方式：
電子信箱：zhangfeng_ime@ime.ac.cn
簡歷格式：
必須是WORD或PDF格式，不接受通過其它網(wǎng)站提交的申請材料
郵件標(biāo)題必須表明應(yīng)聘職位
本研究室也歡迎工程經(jīng)驗有所欠缺，而微電子/數(shù)學(xué)/電路/計算機專業(yè)基礎(chǔ)扎實，有一定動手能力，有強烈責(zé)任感和嚴(yán)謹(jǐn)作風(fēng)，對工程性技術(shù)開發(fā)興趣濃厚的優(yōu)秀學(xué)生到我處進行客座實習(xí)。
以下是職位列表：
職位一:模擬IC及物理設(shè)計
職責(zé): 從事射頻前端、ADC/DAC的設(shè)計開發(fā)
要求:
微電子或相關(guān)電子專業(yè)
模擬電路基礎(chǔ)扎實
有ADC或DAC的設(shè)計經(jīng)驗優(yōu)先
職位二：混合信號電路設(shè)計
職責(zé)：高速數(shù)?；旌闲盘栯娐沸酒O(shè)計；低功耗CMOS電路芯片設(shè)計
要求：
微電子相關(guān)專業(yè)
熟悉CMOS高速模擬電路原理，模擬及版圖設(shè)計，具備CMOS 電路設(shè)計的理論知識及經(jīng)驗及對工藝制程有深入的了解
具有較強的數(shù)學(xué)分析能力，及電學(xué)研究基礎(chǔ)
工程作風(fēng)嚴(yán)謹(jǐn)細致，精益求精,富有創(chuàng)造力和主動性，熱衷于新技術(shù)，具有獨立解決問題的能力
同時了解verilog HDl及數(shù)字芯片設(shè)計流程及相關(guān)經(jīng)驗者優(yōu)先
具備深微米IC的ASIC設(shè)計流程知識及相關(guān)經(jīng)驗優(yōu)先