聯(lián)想研究院招聘集成電路設(shè)計(jì)|匯編器實(shí)習(xí)生

崗位1：
    工作內(nèi)容：
    做邏輯電路模塊的設(shè)計(jì)和仿真工作；
    技能要求：
    熟悉VerilogHDL硬件編程語(yǔ)言，有邏輯電路設(shè)計(jì)經(jīng)驗(yàn)和Verilog編程經(jīng)驗(yàn)著優(yōu)先；
    崗位2：
    工作內(nèi)容：
    進(jìn)行有關(guān)LTE有關(guān)算法的分析和匯編編程；
    簡(jiǎn)單的匯編器設(shè)計(jì)；
    技能要求：
    熟悉C/C＋＋,或Visual Basic,有編程經(jīng)驗(yàn)，對(duì)匯編原理或編譯原理熟悉著優(yōu)先；
    熟悉通訊原理，對(duì)LTE協(xié)議及有關(guān)算法熟悉著優(yōu)先
    有意者請(qǐng)發(fā)送郵件至yangar@lenovo.com