第3章 存儲器及其接口
半導(dǎo)體存儲器分類：
1. 隨機(jī)存取存儲器，RAM
（1） 靜態(tài)RAM，SRAM （HM6116，2K * 8）
（2） 動態(tài)RAM，DRAM，需要刷新電路 （2164，64K * 1）
2. 只讀存儲器，ROM
（1） PROM，可編程ROM，一次性寫入ROM
（2） EPROM，可擦除可編程ROM （INTEL2732A，4K * 8）
（3） EEPROM，電可擦除可編程ROM
半導(dǎo)體存儲器的性能指標(biāo)：
1. 存儲容量
2. 存取速度 （用兩個時間參數(shù)表示：存取時間，存取周期）
3. 可靠性
4. 性能/價(jià)格比
內(nèi)存條及其特點(diǎn)：
內(nèi)存條是一個以小型板卡形式出現(xiàn)的存儲器產(chǎn)品，它的特點(diǎn)是：安裝容易，便于用戶進(jìn)行更換，也便于擴(kuò)充內(nèi)存容量
HM6116、2164、INTEL2732A的外特性 （教科書 P50 ~ P53）
INTEL2732A的6種工作方式：
1. 讀
2. 輸出禁止
3. 待用
4. 編程
5. 編程禁止
6. INTEL標(biāo)識符
實(shí)現(xiàn)片選控制的三種方法：
1. 全譯碼
2. 部分譯碼 （可能會產(chǎn)生地址重疊）
3. 線選法
地址重疊——多個地址指向同一存儲單元
存儲器芯片同CPU連接時應(yīng)注意的問題：
1. CPU總線的負(fù)載能力問題
2. CPU的時序同存儲器芯片的存取速度的配合問題
16位微機(jī)系統(tǒng)中，內(nèi)存儲器芯片的奇偶分體：
1. 1M字節(jié)分成兩個512K字節(jié) （偶存儲體，奇存儲體）
2. 偶存儲體同低8位數(shù)據(jù)總線（D7 ~ D0）相連接，奇存儲體同高8位數(shù)據(jù)總線（D15 ~ D8）相連接
3. CPU的地址總線A19 ~ A1同兩個存儲體中的地址線A18 ~ A0相連接，CPU地址總線的最低位A0和BHE（低電平）用來選擇存儲體
4. 要訪問的16位字的低8位字節(jié)存放在偶存儲體中，稱為對準(zhǔn)字，訪存只需要一個總線周期；要訪問的16位字的低8位字節(jié)存放在奇存儲體中，稱為未對準(zhǔn)字，訪存需要兩個總線周期
5. 8088CPU數(shù)據(jù)總線是8位，若進(jìn)行字操作，則需要兩個總線周期，第一個周期訪問低位，第二個周期訪問高位
存儲器的字位擴(kuò)展，考試必考 （教科書 P71 習(xí)題2、習(xí)題6）
74LS138的綜合應(yīng)用必須熟練掌握，考試必考： （教科書 P55 ~ P58； P71 ~ P72 習(xí)題7、習(xí)題8； P231 第五2題）
1. 存儲器芯片的地址范圍
2. 地址線的連接 （片內(nèi)地址，片外地址）
3. 數(shù)據(jù)線的連接
4. 控制線的連接 （片選信號CE，寫信號WE，輸出信號OE等，以上信號都為低電平）
半導(dǎo)體存儲器分類：
1. 隨機(jī)存取存儲器，RAM
（1） 靜態(tài)RAM，SRAM （HM6116，2K * 8）
（2） 動態(tài)RAM，DRAM，需要刷新電路 （2164，64K * 1）
2. 只讀存儲器，ROM
（1） PROM，可編程ROM，一次性寫入ROM
（2） EPROM，可擦除可編程ROM （INTEL2732A，4K * 8）
（3） EEPROM，電可擦除可編程ROM
半導(dǎo)體存儲器的性能指標(biāo)：
1. 存儲容量
2. 存取速度 （用兩個時間參數(shù)表示：存取時間，存取周期）
3. 可靠性
4. 性能/價(jià)格比
內(nèi)存條及其特點(diǎn)：
內(nèi)存條是一個以小型板卡形式出現(xiàn)的存儲器產(chǎn)品，它的特點(diǎn)是：安裝容易，便于用戶進(jìn)行更換，也便于擴(kuò)充內(nèi)存容量
HM6116、2164、INTEL2732A的外特性 （教科書 P50 ~ P53）
INTEL2732A的6種工作方式：
1. 讀
2. 輸出禁止
3. 待用
4. 編程
5. 編程禁止
6. INTEL標(biāo)識符
實(shí)現(xiàn)片選控制的三種方法：
1. 全譯碼
2. 部分譯碼 （可能會產(chǎn)生地址重疊）
3. 線選法
地址重疊——多個地址指向同一存儲單元
存儲器芯片同CPU連接時應(yīng)注意的問題：
1. CPU總線的負(fù)載能力問題
2. CPU的時序同存儲器芯片的存取速度的配合問題
16位微機(jī)系統(tǒng)中，內(nèi)存儲器芯片的奇偶分體：
1. 1M字節(jié)分成兩個512K字節(jié) （偶存儲體，奇存儲體）
2. 偶存儲體同低8位數(shù)據(jù)總線（D7 ~ D0）相連接，奇存儲體同高8位數(shù)據(jù)總線（D15 ~ D8）相連接
3. CPU的地址總線A19 ~ A1同兩個存儲體中的地址線A18 ~ A0相連接，CPU地址總線的最低位A0和BHE（低電平）用來選擇存儲體
4. 要訪問的16位字的低8位字節(jié)存放在偶存儲體中，稱為對準(zhǔn)字，訪存只需要一個總線周期；要訪問的16位字的低8位字節(jié)存放在奇存儲體中，稱為未對準(zhǔn)字，訪存需要兩個總線周期
5. 8088CPU數(shù)據(jù)總線是8位，若進(jìn)行字操作，則需要兩個總線周期，第一個周期訪問低位，第二個周期訪問高位
存儲器的字位擴(kuò)展，考試必考 （教科書 P71 習(xí)題2、習(xí)題6）
74LS138的綜合應(yīng)用必須熟練掌握，考試必考： （教科書 P55 ~ P58； P71 ~ P72 習(xí)題7、習(xí)題8； P231 第五2題）
1. 存儲器芯片的地址范圍
2. 地址線的連接 （片內(nèi)地址，片外地址）
3. 數(shù)據(jù)線的連接
4. 控制線的連接 （片選信號CE，寫信號WE，輸出信號OE等，以上信號都為低電平）