第四章
1、在分體交叉存儲器中為什么實際頻寬不隨M增大而線性增大？
M大-數(shù)據(jù)總線長-負(fù)載重-增加門級數(shù)-增加延遲；
順序取指效率可提高M倍，但出現(xiàn)轉(zhuǎn)移效率就會下降。
2、段式存儲管理的地址轉(zhuǎn)換過程。
程序號、段號、段內(nèi)偏移量
1）由程序號找到相應(yīng)的段表基址寄存器，查到段表始址和段表長度。
2）檢查是否越界，正常轉(zhuǎn)3
3）由段表始址和段號找到裝入位等相應(yīng)表項
4）裝入位為1轉(zhuǎn)5，否則產(chǎn)生缺頁中斷
5）主存地址+段內(nèi)偏移=物理地址
3、段頁式存儲管理的地址轉(zhuǎn)換過程
用戶標(biāo)志、段號、頁號、頁內(nèi)偏移
1）用戶標(biāo)志-段基址寄存器
2）檢查是否越界
3）找到段表中表項
4）檢查裝入位，段長
5）找到頁表中表項
6）檢查裝入位
7）實頁號+頁內(nèi)偏移=有效地址
4、段式存儲管理優(yōu)缺點
優(yōu)點：并行編程，縮短時間；相對獨立，易于維護；實現(xiàn)虛擬存儲；便于共享和分段保護。
缺點：主存利用率低；降低了訪寸速度；空閑區(qū)管理復(fù)雜；查表速度慢。
5、分頁方式的優(yōu)缺點
優(yōu)點：表項短，減少訪表時間；零頭少；速度快。
缺點：強制分頁，不利于存儲保護和擴充；有效地址生成慢。
6、段頁式管理的優(yōu)缺點
優(yōu)點：具有段式、頁式優(yōu)點
缺點：有效地址形成慢。
7、為什么要發(fā)展存儲體系
單一工藝的存儲器件不能同時滿足容量、速度和價格的要求；并行主存系統(tǒng)效果有限。所以必須使用由多種不同工藝存儲器組成的存儲系統(tǒng)，從系統(tǒng)結(jié)構(gòu)上公斤，發(fā)展存儲體系。
8、頁面失效頻率算法的思想
某個程序的頁面失效率過高時就增加它的主存頁數(shù)，過少時就減少它的主存頁數(shù)，以提高總的主存利用率。
9、主存頁面表實現(xiàn)的變形LRU的過程
最近最久未使用算法
1）建立主存頁面表
2）用使用位表示是否被訪問過，置初值為0
3）訪問實頁，則其使用位置1
4）調(diào)入頁進入占用位為0的實頁，將占用位置1
5）所有占用位為1，發(fā)生缺頁時，替換使用位為0的頁
6）使用位要全1時，強制全置0。
10、頁式管理中的主存頁面表和頁表是一張表嗎？
頁表是一個程序一張；主存頁面表是整個主存一張。
11、比較寫回法寫直達(dá)法
寫回法：信息只寫入CACHE，僅需要替換時才送回主存。節(jié)省開銷，但增加CACHE復(fù)雜性。
寫直達(dá)法：寫入CACHE時也寫入主存。開銷小，簡單，但浪費時間。
12、CPU-Cache-主存層次，CPU-主存-輔存層次異同。
相同點：都需要地址映象表和地址變換機構(gòu)。
不同點：
1）前者為縮小CPU主存速度差，后者為擴大主存容量；
2）前者硬件后者軟影結(jié)合實現(xiàn)地址變換；
3）前者用頁表后者用目錄表實現(xiàn)實現(xiàn)地址映象表；
4）前者CPU與輔存之間無通路，后者缺頁時CPU采用換道辦法。
13、散列法實現(xiàn)快表的地址變換過程
1）A=H（Nv）
2）查找Nv時，經(jīng)同樣函數(shù)變成A，再找到Nv內(nèi)容。
3）地址變換時先查快表再查慢表
14、有Cache時，給出一個主存地址訪存過程
1）將主存與Cache分成大小相同的塊。
2）判斷要訪問的主存地址塊號是否在Cache中。
3）若在，變換為Cache號，訪問Cache。
4）若不在，將該信息由主存調(diào)入Cache和CPU。
5）若Cache已滿，則替換Cache信息，修改相應(yīng)表格。
15、比較Cache-主存層次的幾種地址變換方式
全相聯(lián)映象和變換。過程：主存分為塊號和塊內(nèi)地址；塊號同目錄表比較；相同則Cache塊號和塊內(nèi)地址形成Cache地址；不同則缺塊，調(diào)塊。目錄表長：Cache；寬：主存塊號+Cache塊號。優(yōu)點：塊沖突低，空間利用率；缺點：映象表長，查表速度慢。
直接映象及變換。過程：區(qū)號塊號塊內(nèi)地址；主存地址中截取Cache地址；根據(jù)塊號讀出目錄表中區(qū)號與主存地址區(qū)號比較；相等則命中否則訪主存。目錄表長：Cache；寬：主存地址位-Cache地址位。目錄表小，成本低速度快，但沖突概率大Cache利用率低。
組相映象及變換。區(qū)號組號塊號內(nèi)地址；用組號選組；對該組區(qū)號+塊號全相聯(lián)比較；找不到失敗找到則Cache塊號組號塊內(nèi)地址形成Cache地址。目錄表長2^ncb，Cache表大?。▍^(qū)號+2塊號）位（區(qū)號+塊號）位參與比較。集中全相聯(lián)和直接映象的優(yōu)點彌補它們的缺點，但塊沖突>全相聯(lián)，Cache利用率<全相聯(lián)，目錄表>直接方式。
16、什么是堆棧型的替換算法
滿足n
n>=Lt時，Bt（n）=Bt（n+1）
n：分配給程序的實頁數(shù)
Bt（n）：t時刻在實頁中的頁面集合
Lt：t時刻處理過的不同的虛頁數(shù)
17、主存實際頻寬與模數(shù)m的關(guān)系是什么？原因？指令流與數(shù)據(jù)流隨機時，主存實際頻寬與模數(shù)m有什么關(guān)系？
主存實際頻寬隨模數(shù)增大而增大，但增量會減小。這是因為程序會有轉(zhuǎn)移，數(shù)據(jù)分布有隨機性。完全隨機時，大致成平方根關(guān)系增大。
18、CPU寫Cache時，會發(fā)生Cache與主存的對應(yīng)副本內(nèi)容不一致，如何解決？需增加什么開銷？
寫回法：僅Cache替換時才寫回主存。每個Cache塊需增加一個修改位的資源開銷。
寫直達(dá)法：同時寫入Cache和主存，需增加時間開銷。
19、二級虛擬儲存層次的等效訪問時間與主輔存訪問時間有什么關(guān)系？提高存儲層次的訪問速度，可采取的措施有哪些？
主輔存的訪問時間為T1和T2，等效訪問時間TA=HT1+（1-H）T2，H為主存命中率?？刹扇〉拇胧?。
TA>>主存訪問周期時，可用改進替換算法、增大主存容量等辦法來提高H；
H很高時，可降低T1；
加快地址映象和變換，如采用快慢表，增大快表命中率等。
20、解釋頁面失效、頁面爭用，什么時候同時發(fā)生，什么時候不同時發(fā)生？
虛頁不在主存中，會發(fā)生頁面失效。頁面調(diào)入主存時，其位置被其它虛頁占用，會發(fā)生頁面爭用。分配給程序的內(nèi)存被全部占用后，會同時發(fā)生。反之不同時發(fā)生。
1、在分體交叉存儲器中為什么實際頻寬不隨M增大而線性增大？
M大-數(shù)據(jù)總線長-負(fù)載重-增加門級數(shù)-增加延遲；
順序取指效率可提高M倍，但出現(xiàn)轉(zhuǎn)移效率就會下降。
2、段式存儲管理的地址轉(zhuǎn)換過程。
程序號、段號、段內(nèi)偏移量
1）由程序號找到相應(yīng)的段表基址寄存器，查到段表始址和段表長度。
2）檢查是否越界，正常轉(zhuǎn)3
3）由段表始址和段號找到裝入位等相應(yīng)表項
4）裝入位為1轉(zhuǎn)5，否則產(chǎn)生缺頁中斷
5）主存地址+段內(nèi)偏移=物理地址
3、段頁式存儲管理的地址轉(zhuǎn)換過程
用戶標(biāo)志、段號、頁號、頁內(nèi)偏移
1）用戶標(biāo)志-段基址寄存器
2）檢查是否越界
3）找到段表中表項
4）檢查裝入位，段長
5）找到頁表中表項
6）檢查裝入位
7）實頁號+頁內(nèi)偏移=有效地址
4、段式存儲管理優(yōu)缺點
優(yōu)點：并行編程，縮短時間；相對獨立，易于維護；實現(xiàn)虛擬存儲；便于共享和分段保護。
缺點：主存利用率低；降低了訪寸速度；空閑區(qū)管理復(fù)雜；查表速度慢。
5、分頁方式的優(yōu)缺點
優(yōu)點：表項短，減少訪表時間；零頭少；速度快。
缺點：強制分頁，不利于存儲保護和擴充；有效地址生成慢。
6、段頁式管理的優(yōu)缺點
優(yōu)點：具有段式、頁式優(yōu)點
缺點：有效地址形成慢。
7、為什么要發(fā)展存儲體系
單一工藝的存儲器件不能同時滿足容量、速度和價格的要求；并行主存系統(tǒng)效果有限。所以必須使用由多種不同工藝存儲器組成的存儲系統(tǒng)，從系統(tǒng)結(jié)構(gòu)上公斤，發(fā)展存儲體系。
8、頁面失效頻率算法的思想
某個程序的頁面失效率過高時就增加它的主存頁數(shù)，過少時就減少它的主存頁數(shù)，以提高總的主存利用率。
9、主存頁面表實現(xiàn)的變形LRU的過程
最近最久未使用算法
1）建立主存頁面表
2）用使用位表示是否被訪問過，置初值為0
3）訪問實頁，則其使用位置1
4）調(diào)入頁進入占用位為0的實頁，將占用位置1
5）所有占用位為1，發(fā)生缺頁時，替換使用位為0的頁
6）使用位要全1時，強制全置0。
10、頁式管理中的主存頁面表和頁表是一張表嗎？
頁表是一個程序一張；主存頁面表是整個主存一張。
11、比較寫回法寫直達(dá)法
寫回法：信息只寫入CACHE，僅需要替換時才送回主存。節(jié)省開銷，但增加CACHE復(fù)雜性。
寫直達(dá)法：寫入CACHE時也寫入主存。開銷小，簡單，但浪費時間。
12、CPU-Cache-主存層次，CPU-主存-輔存層次異同。
相同點：都需要地址映象表和地址變換機構(gòu)。
不同點：
1）前者為縮小CPU主存速度差，后者為擴大主存容量；
2）前者硬件后者軟影結(jié)合實現(xiàn)地址變換；
3）前者用頁表后者用目錄表實現(xiàn)實現(xiàn)地址映象表；
4）前者CPU與輔存之間無通路，后者缺頁時CPU采用換道辦法。
13、散列法實現(xiàn)快表的地址變換過程
1）A=H（Nv）
2）查找Nv時，經(jīng)同樣函數(shù)變成A，再找到Nv內(nèi)容。
3）地址變換時先查快表再查慢表
14、有Cache時，給出一個主存地址訪存過程
1）將主存與Cache分成大小相同的塊。
2）判斷要訪問的主存地址塊號是否在Cache中。
3）若在，變換為Cache號，訪問Cache。
4）若不在，將該信息由主存調(diào)入Cache和CPU。
5）若Cache已滿，則替換Cache信息，修改相應(yīng)表格。
15、比較Cache-主存層次的幾種地址變換方式
全相聯(lián)映象和變換。過程：主存分為塊號和塊內(nèi)地址；塊號同目錄表比較；相同則Cache塊號和塊內(nèi)地址形成Cache地址；不同則缺塊，調(diào)塊。目錄表長：Cache；寬：主存塊號+Cache塊號。優(yōu)點：塊沖突低，空間利用率；缺點：映象表長，查表速度慢。
直接映象及變換。過程：區(qū)號塊號塊內(nèi)地址；主存地址中截取Cache地址；根據(jù)塊號讀出目錄表中區(qū)號與主存地址區(qū)號比較；相等則命中否則訪主存。目錄表長：Cache；寬：主存地址位-Cache地址位。目錄表小，成本低速度快，但沖突概率大Cache利用率低。
組相映象及變換。區(qū)號組號塊號內(nèi)地址；用組號選組；對該組區(qū)號+塊號全相聯(lián)比較；找不到失敗找到則Cache塊號組號塊內(nèi)地址形成Cache地址。目錄表長2^ncb，Cache表大?。▍^(qū)號+2塊號）位（區(qū)號+塊號）位參與比較。集中全相聯(lián)和直接映象的優(yōu)點彌補它們的缺點，但塊沖突>全相聯(lián)，Cache利用率<全相聯(lián)，目錄表>直接方式。
16、什么是堆棧型的替換算法
滿足n
n>=Lt時，Bt（n）=Bt（n+1）
n：分配給程序的實頁數(shù)
Bt（n）：t時刻在實頁中的頁面集合
Lt：t時刻處理過的不同的虛頁數(shù)
17、主存實際頻寬與模數(shù)m的關(guān)系是什么？原因？指令流與數(shù)據(jù)流隨機時，主存實際頻寬與模數(shù)m有什么關(guān)系？
主存實際頻寬隨模數(shù)增大而增大，但增量會減小。這是因為程序會有轉(zhuǎn)移，數(shù)據(jù)分布有隨機性。完全隨機時，大致成平方根關(guān)系增大。
18、CPU寫Cache時，會發(fā)生Cache與主存的對應(yīng)副本內(nèi)容不一致，如何解決？需增加什么開銷？
寫回法：僅Cache替換時才寫回主存。每個Cache塊需增加一個修改位的資源開銷。
寫直達(dá)法：同時寫入Cache和主存，需增加時間開銷。
19、二級虛擬儲存層次的等效訪問時間與主輔存訪問時間有什么關(guān)系？提高存儲層次的訪問速度，可采取的措施有哪些？
主輔存的訪問時間為T1和T2，等效訪問時間TA=HT1+（1-H）T2，H為主存命中率?？刹扇〉拇胧?。
TA>>主存訪問周期時，可用改進替換算法、增大主存容量等辦法來提高H；
H很高時，可降低T1；
加快地址映象和變換，如采用快慢表，增大快表命中率等。
20、解釋頁面失效、頁面爭用，什么時候同時發(fā)生，什么時候不同時發(fā)生？
虛頁不在主存中，會發(fā)生頁面失效。頁面調(diào)入主存時，其位置被其它虛頁占用，會發(fā)生頁面爭用。分配給程序的內(nèi)存被全部占用后，會同時發(fā)生。反之不同時發(fā)生。