2015年考研《計(jì)算機(jī)》模擬試題及答案三

字號(hào):


     一、選擇題(共20分,每題1分)
      1.直接、間接、立即三種尋址方式指令的執(zhí)行速度,由快至慢的排序是___C___。
      A.直接、立即、間接; B.直接、間接、立即;
      C.立即、直接、間接; D.立即、間接、直接。
      2.存放欲執(zhí)行指令的寄存器是___D___。
      A.MAR; B.PC; C.MDR; D.IR。
      3.在獨(dú)立請(qǐng)求方式下,若有N個(gè)設(shè)備,則____B__。
      A.有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào);B.有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào);
      C.有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào);D.有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。
      4.下述說(shuō)法中__C____是正確的。
      A.半導(dǎo)體RAM信息可讀可寫(xiě),且斷電后仍能保持記憶;
      B.半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM中的存儲(chǔ)信息是不易失的;
      C.半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時(shí),所存信息是不易失的。
      5.DMA訪問(wèn)主存時(shí),向CPU發(fā)出請(qǐng)求,獲得總線使用權(quán)時(shí)再進(jìn)行訪存,這種情況稱(chēng)作_B___。
      A.停止CPU訪問(wèn)主存;B.周期挪用;C.DMA與CPU交替訪問(wèn);D.DMA。
      6.計(jì)算機(jī)中表示地址時(shí),采用__D___ 。
      A.原碼;B.補(bǔ)碼;C.反碼;D.無(wú)符號(hào)數(shù)。
      7.采用變址尋址可擴(kuò)大尋址范圍,且__C____。
      A.變址寄存器內(nèi)容由用戶確定,在程序執(zhí)行過(guò)程中不可變;
      B.變址寄存器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過(guò)程中可變;
      C.變址寄存器內(nèi)容由用戶確定,在程序執(zhí)行過(guò)程中可變;
      D.變址寄存器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過(guò)程不中可變;
      8.由編譯程序?qū)⒍鄺l指令組合成一條指令,這種技術(shù)稱(chēng)做__C____。
      A.超標(biāo)量技術(shù);B.超流水線技術(shù);C.超長(zhǎng)指令字技術(shù);D.超字長(zhǎng)。
      9.計(jì)算機(jī)執(zhí)行乘法指令時(shí),由于其操作較復(fù)雜,需要更多的時(shí)間,通常采用__C____控制方式。
      A.延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的;B.異步;C.中央與局部控制相結(jié)合的;D.同步;
      10.微程序放在_B___中。
      A.存儲(chǔ)器控制器;B.控制存儲(chǔ)器;C.主存儲(chǔ)器;D.Cache。
      11.在CPU的寄存器中,B_____對(duì)用戶是完全透明的。
      A.程序計(jì)數(shù)器; B.指令寄存器; C.狀態(tài)寄存器;D.通用寄存器。
      12.運(yùn)算器由許多部件組成,其核心部分是__B____。
      A.數(shù)據(jù)總線; B.算術(shù)邏輯運(yùn)算單元; C.累加寄存器; D.多路開(kāi)關(guān)。
      13.DMA接口__B___。
      A.可以用于主存與主存之間的數(shù)據(jù)交換;B.內(nèi)有中斷機(jī)制;
      C.內(nèi)有中斷機(jī)制,可以處理異常情況;D.內(nèi)無(wú)中斷機(jī)制
      14.CPU響應(yīng)中斷的時(shí)間是___C___。
      A.中斷源提出請(qǐng)求;B.取指周期結(jié)束;C.執(zhí)行周期結(jié)束;D.間址周期結(jié)束。
      15.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_____。
      A.PC;B.地址寄存器;C.累加器;D.ALU。
      16.三種集中式總線控制中,___A__方式對(duì)電路故障最敏感。
      A.鏈?zhǔn)讲樵?xún);B.計(jì)數(shù)器定時(shí)查詢(xún);C.獨(dú)立請(qǐng)求;D.以上都不對(duì)。
      17.一個(gè)16K×32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是__B____。
      A.48;B.46;C.36;D.32.
      18.以下敘述中錯(cuò)誤的是___B___。
      A.指令周期的第一個(gè)操作是取指令;B.為了進(jìn)行取指令操作,控制器需要得到相應(yīng)的指令;
      C.取指令操作是控制器自動(dòng)進(jìn)行的;D.指令第一字節(jié)含操作碼。
      19.主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是___A___。
      A.解決CPU和主存之間的速度匹配問(wèn)題;B.擴(kuò)大主存容量;
      C.既擴(kuò)大主存容量,又提高了存取速度;D.擴(kuò)大輔存容量。
      20.以下敘述__A___是錯(cuò)誤的。
      A.一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行;
      B.DMA和CPU必須分時(shí)使用總線;
      C.DMA的數(shù)據(jù)傳送不需CPU控制; D.DMA中有中斷機(jī)制。
      二、填空(共20分,每空1分)
      1.設(shè)24位長(zhǎng)的浮點(diǎn)數(shù),其中階符1位,階碼5位,數(shù)符1位,尾數(shù)17位,階碼和尾數(shù)均用補(bǔ)碼表示,且尾數(shù)采用規(guī)格化形式,則它能表示正數(shù)真值是 A ,非零最小正數(shù)真值是 B ,絕對(duì)值的負(fù)數(shù)真值是 C ,絕對(duì)值最小的負(fù)數(shù)真值是 D (均用十進(jìn)制表示)。
      2.變址尋址和基址尋址的區(qū)別是:在基址尋址中,基址寄存器提供 A , 指令提供 B ; 而在變址尋址中,變址寄存器提供 C ,指令提供 D 。
      3.影響流水線性能的因素主要反映在 A 和 B 兩個(gè)方面。
      4.運(yùn)算器的技術(shù)指標(biāo)一般用 A 和 B 表示。
      5. 緩存是設(shè)在 A 和 B 之間的一種存儲(chǔ)器,其速度 C 匹配,其容量與 D 有關(guān)。
      6.CPU響應(yīng)中斷時(shí)要保護(hù)現(xiàn)場(chǎng),包括對(duì) A 和 B 的保護(hù),前者通過(guò)
      C 實(shí)現(xiàn),后者可通過(guò) D 實(shí)現(xiàn)。
      三、名詞解釋(共10分,每題2分)
      1.微程序控制 2.存儲(chǔ)器帶寬 3.RISC 4.中斷隱指令及功能 5.機(jī)器字長(zhǎng)
      四、計(jì)算題(5分)
      已知:兩浮點(diǎn)數(shù)x = 0.1101×210,y = 0.1011×201 求:x + y
      五、簡(jiǎn)答題(共20分)
      1.完整的總線傳輸周期包括哪幾個(gè)階段?簡(jiǎn)要敘述每個(gè)階段的工作。(4分)
      2.除了采用高速芯片外,從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析,指出6種以上(含6種)提高整機(jī)速度的措施。(6分)
      3.某機(jī)有五個(gè)中斷源,按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4,現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L0,L1,寫(xiě)出各中斷源的屏蔽字。(5分)
    
      4.某機(jī)主存容量為4M×16位,且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng),若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定,且具有直接、間接、立即、相對(duì)四種尋址方式。(5分)
      (1)畫(huà)出一地址指令格式并指出各字段的作用;
      (2)該指令直接尋址的范圍(十進(jìn)制表示);
      (3)一次間址的尋址范圍(十進(jìn)制表示);
      (4)相對(duì)尋址的位移量(十進(jìn)制表示)。
      六、問(wèn)答題(共15分)
      1.假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn),而且進(jìn)棧時(shí)指針減1,出棧時(shí)指針加1。分別寫(xiě)出組合邏輯控制和微程序控制在完成中斷返回指令時(shí),取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。(8分)
      2.畫(huà)出DMA方式接口電路的基本組成框圖,并說(shuō)明其工作過(guò)程(以輸入設(shè)備為例)。(7分)
      七、設(shè)計(jì)題(10分)
      設(shè)CPU有16根地址線,8根數(shù)據(jù)線,并用作訪存控制信號(hào)(低電平有效),用作讀/寫(xiě)控制信號(hào)(高電平為讀,低電平為寫(xiě))?,F(xiàn)有下列存儲(chǔ)芯片:1K×4位RAM;4K×8位RAM;8K×8位RAM;2K×8位ROM;4K×8位ROM;8K×8位ROM及74LS138譯碼器和各種門(mén)電路,如圖所示。畫(huà)出CPU與存儲(chǔ)器的連接圖,要求
      (1)主存地址空間分配:
      6000H~67FFH為系統(tǒng)程序區(qū);
      6800H~6BFFH為用戶程序區(qū)。
      (2)合理選用上述存儲(chǔ)芯片,說(shuō)明各選幾片?
      (3)詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。