一般來講，這種課有兩種上法：
1. 著重介紹匯編語言編程和接口技術(shù)，技巧性很強。
2. 著重介紹CPU及部分存儲器之間的體系結(jié)構(gòu)，順帶介紹匯編語言。
我自己在大學(xué)時學(xué)的是第二種，就給你說說這個好了。
1. 參考資料：
（1） [美]David A. Patterson，計算機組成和設(shè)計：軟件/硬件接口，清華大學(xué)出版社
（2） http://ocw.mit.edu
這里能找到MIT用的相應(yīng)課件，里面從頭至尾介紹了一種被簡化的CPU結(jié)構(gòu)，包括各種實現(xiàn)細節(jié)，還提供免費的仿真程序供你使用。課程名稱是Computation Structure
2. 先修知識：
（1） 數(shù)字電路的基礎(chǔ)知識，包括組合邏輯和時序邏輯的使用與設(shè)計，好知道一點FPGA知識
（2） 至少一種高級程序設(shè)計語言，以C語言為好
（3） 數(shù)據(jù)結(jié)構(gòu)中關(guān)于堆棧的內(nèi)容
3. 具體方法：
對于一種或兩種特定的并且足夠典型的計算機處理器，分塊搞清各個組成部分，功能特點（好與其它CPU）比較。掌握這種CPU的匯編語言，并利用它編制一些程序，盡量結(jié)合你搞清楚了的這種CPU的特點，提高程序效率。根據(jù)所學(xué)，自己設(shè)計實現(xiàn)一個至少16位指令集的CPU，優(yōu)化之，好用Verilog或VHDL進行設(shè)計。另外，MIT的網(wǎng)站上有大量習(xí)題可以作為練習(xí)。
1. 著重介紹匯編語言編程和接口技術(shù)，技巧性很強。
2. 著重介紹CPU及部分存儲器之間的體系結(jié)構(gòu)，順帶介紹匯編語言。
我自己在大學(xué)時學(xué)的是第二種，就給你說說這個好了。
1. 參考資料：
（1） [美]David A. Patterson，計算機組成和設(shè)計：軟件/硬件接口，清華大學(xué)出版社
（2） http://ocw.mit.edu
這里能找到MIT用的相應(yīng)課件，里面從頭至尾介紹了一種被簡化的CPU結(jié)構(gòu)，包括各種實現(xiàn)細節(jié)，還提供免費的仿真程序供你使用。課程名稱是Computation Structure
2. 先修知識：
（1） 數(shù)字電路的基礎(chǔ)知識，包括組合邏輯和時序邏輯的使用與設(shè)計，好知道一點FPGA知識
（2） 至少一種高級程序設(shè)計語言，以C語言為好
（3） 數(shù)據(jù)結(jié)構(gòu)中關(guān)于堆棧的內(nèi)容
3. 具體方法：
對于一種或兩種特定的并且足夠典型的計算機處理器，分塊搞清各個組成部分，功能特點（好與其它CPU）比較。掌握這種CPU的匯編語言，并利用它編制一些程序，盡量結(jié)合你搞清楚了的這種CPU的特點，提高程序效率。根據(jù)所學(xué)，自己設(shè)計實現(xiàn)一個至少16位指令集的CPU，優(yōu)化之，好用Verilog或VHDL進行設(shè)計。另外，MIT的網(wǎng)站上有大量習(xí)題可以作為練習(xí)。