一般來(lái)講，這種課有兩種上法：
1. 著重介紹匯編語(yǔ)言編程和接口技術(shù)，技巧性很強(qiáng)。
2. 著重介紹CPU及部分存儲(chǔ)器之間的體系結(jié)構(gòu)，順帶介紹匯編語(yǔ)言。
我自己在大學(xué)時(shí)學(xué)的是第二種，就給你說(shuō)說(shuō)這個(gè)好了。
1. 參考資料：
（1） [美]David A. Patterson，計(jì)算機(jī)組成和設(shè)計(jì)：軟件/硬件接口，清華大學(xué)出版社
（2） http://ocw.mit.edu
這里能找到MIT用的相應(yīng)課件，里面從頭至尾介紹了一種被簡(jiǎn)化的CPU結(jié)構(gòu)，包括各種實(shí)現(xiàn)細(xì)節(jié)，還提供免費(fèi)的仿真程序供你使用。課程名稱(chēng)是Computation Structure
2. 先修知識(shí)：
（1） 數(shù)字電路的基礎(chǔ)知識(shí)，包括組合邏輯和時(shí)序邏輯的使用與設(shè)計(jì)，好知道一點(diǎn)FPGA知識(shí)
（2） 至少一種高級(jí)程序設(shè)計(jì)語(yǔ)言，以C語(yǔ)言為好
（3） 數(shù)據(jù)結(jié)構(gòu)中關(guān)于堆棧的內(nèi)容
3. 具體方法：
對(duì)于一種或兩種特定的并且足夠典型的計(jì)算機(jī)處理器，分塊搞清各個(gè)組成部分，功能特點(diǎn)（好與其它CPU）比較。掌握這種CPU的匯編語(yǔ)言，并利用它編制一些程序，盡量結(jié)合你搞清楚了的這種CPU的特點(diǎn)，提高程序效率。根據(jù)所學(xué)，自己設(shè)計(jì)實(shí)現(xiàn)一個(gè)至少16位指令集的CPU，優(yōu)化之，好用Verilog或VHDL進(jìn)行設(shè)計(jì)。另外，MIT的網(wǎng)站上有大量習(xí)題可以作為練習(xí)。
1. 著重介紹匯編語(yǔ)言編程和接口技術(shù)，技巧性很強(qiáng)。
2. 著重介紹CPU及部分存儲(chǔ)器之間的體系結(jié)構(gòu)，順帶介紹匯編語(yǔ)言。
我自己在大學(xué)時(shí)學(xué)的是第二種，就給你說(shuō)說(shuō)這個(gè)好了。
1. 參考資料：
（1） [美]David A. Patterson，計(jì)算機(jī)組成和設(shè)計(jì)：軟件/硬件接口，清華大學(xué)出版社
（2） http://ocw.mit.edu
這里能找到MIT用的相應(yīng)課件，里面從頭至尾介紹了一種被簡(jiǎn)化的CPU結(jié)構(gòu)，包括各種實(shí)現(xiàn)細(xì)節(jié)，還提供免費(fèi)的仿真程序供你使用。課程名稱(chēng)是Computation Structure
2. 先修知識(shí)：
（1） 數(shù)字電路的基礎(chǔ)知識(shí)，包括組合邏輯和時(shí)序邏輯的使用與設(shè)計(jì)，好知道一點(diǎn)FPGA知識(shí)
（2） 至少一種高級(jí)程序設(shè)計(jì)語(yǔ)言，以C語(yǔ)言為好
（3） 數(shù)據(jù)結(jié)構(gòu)中關(guān)于堆棧的內(nèi)容
3. 具體方法：
對(duì)于一種或兩種特定的并且足夠典型的計(jì)算機(jī)處理器，分塊搞清各個(gè)組成部分，功能特點(diǎn)（好與其它CPU）比較。掌握這種CPU的匯編語(yǔ)言，并利用它編制一些程序，盡量結(jié)合你搞清楚了的這種CPU的特點(diǎn)，提高程序效率。根據(jù)所學(xué)，自己設(shè)計(jì)實(shí)現(xiàn)一個(gè)至少16位指令集的CPU，優(yōu)化之，好用Verilog或VHDL進(jìn)行設(shè)計(jì)。另外，MIT的網(wǎng)站上有大量習(xí)題可以作為練習(xí)。