? 一、考試對象
報考“電子與通信工程”專業(yè)學位的考生。
二、考試目的
考核學生對《數(shù)字電子技術》課程的基本理論、基本方法的掌握及常用集成器件的運用能力，屬水平測試。
三、考試的內(nèi)容和要求
第一章 數(shù)制和碼制
考試內(nèi)容：
數(shù)字量與模擬量 數(shù)字信號與模擬信號 十進制、二進制、八進制、十六進制及不同數(shù)制之間的相互轉(zhuǎn)換 原碼、反碼和補碼的概念及補碼運算 十進制代碼、格雷碼和ASCII碼
考試要求：
1. 掌握不同數(shù)制之間的相互轉(zhuǎn)換;
2. 了解二進制算術運算特點、方法;
3. 掌握8421碼(BCD碼)的概念和特點。
第二章 邏輯代數(shù)基礎
考試內(nèi)容：
邏輯代數(shù)的三種基本運算 邏輯代數(shù)的基本公式和定理 邏輯函數(shù)及其表示方法 邏輯函數(shù)形式的變換 邏輯函數(shù)的公式化簡法 邏輯函數(shù)的卡諾圖化簡法 具有無關項的邏輯函數(shù)的化簡
考試要求：
1. 掌握邏輯函數(shù)的公式化簡方法和卡諾圖化簡方法;
2. 了解邏輯函數(shù)式中無關項的意義。
第三章 門電路
考試內(nèi)容：
半導體二極管、MOS管、雙極型三極管的開關特性 二極管與門、或門 CMOS集成邏輯門電路 TTL門電路
考試要求：
1.掌握各種邏輯功能門電路的邏輯符號;
2. 了解二極管、三極管的開關特性及基本邏輯門電路的工作原理;
3. 理解CMOS、TTL基本邏輯門電路的輸入輸出特性和技術參數(shù)。
第四章 組合邏輯電路
考試內(nèi)容：
組合邏輯電路的特點 組合邏輯電路的分析方法和設計方法 編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器 組合邏輯電路中的競爭-冒險現(xiàn)象
考試要求：
1. 掌握門電路構成的組合邏輯電路的分析方法;
2. 掌握門電路構成的組合邏輯電路的設計方法;
3. 掌握由MSI組成的組合邏輯電路的分析方法和用MSI設計組合邏輯電路的方法;
4. 了解組合邏輯電路中的競爭-冒險現(xiàn)象及消除競爭-冒險的方法。
第五章 觸發(fā)器
考試內(nèi)容：
SR鎖存器 電平觸發(fā)的觸發(fā)器 脈沖觸發(fā)的觸發(fā)器 邊沿觸發(fā)的觸發(fā)器 觸發(fā)器的邏輯功能及其描述方法
考試要求：
1. 掌握用特性方程、特性表、時序圖描述SR鎖存器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能;
2. 掌握各種觸發(fā)器電路的波形分析方法;
3. 了解各種觸發(fā)器的電路結(jié)構與工作原理;
4. 理解不同電路結(jié)構形式觸發(fā)器的動作特點。
第六章 時序邏輯電路
考試內(nèi)容：
時序邏輯電路的特點及分類 同步時序邏輯電路的分析方法 寄存器和移位寄存器 中規(guī)模集成計數(shù)器74161、74160、74LS191、74LS190、74LS290的邏輯功能 用集成計數(shù)器構成任意進制計數(shù)器 同步時序邏輯電路的設計方法 時序邏輯電路中的競爭-冒險現(xiàn)象
考試要求：
1. 掌握時序邏輯電路的邏輯方程式、狀態(tài)表、狀態(tài)圖、時序圖等描述方法;
2. 掌握觸發(fā)器構成的同步時序邏輯電路的分析方法及同步時序邏輯電路的設計方法;
3. 掌握中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的分析及設計方法;
4. 了解寄存器和移位寄存器的工作原理;
5. 了解時序邏輯電路中的競爭-冒險現(xiàn)象。
第七章 半導體存儲器
考試內(nèi)容：
只讀存儲器 隨機存儲器 存儲器容量的擴展 用存儲器實現(xiàn)組合邏輯函數(shù)
考試要求：
1. 了解RAM、ROM的基本知識;
2. 掌握RAM位擴展和字擴展的方法。
第八章 可編程邏輯器件
考試內(nèi)容：
PLD的電路表示法 PAL、GAL的基本電路結(jié)構及編程特性 EPLD、CPLD與FPGA的基本結(jié)構和特點
考試要求：
1. 掌握PLD的電路表示法及簡單應用。
2. 了解EPLD、CPLD與FPGA的基本結(jié)構和特點。
第九章 脈沖波形的產(chǎn)生和整形
考試內(nèi)容：
施密特觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器 多諧振蕩器 555定時器及其應用
考試要求：
1. 了解多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的電路結(jié)構及工作原理;
2. 理解施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作特點和典型應用;
3. 掌握用555定時器構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的方法及相應的主要參數(shù)計算。
第十章 數(shù)-模和模-數(shù)轉(zhuǎn)換
考試內(nèi)容：
權電阻網(wǎng)絡D/A轉(zhuǎn)換器 倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器 權電流型D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器的主要技術指標 A/D轉(zhuǎn)換器的基本原理 并聯(lián)比較型A/D轉(zhuǎn)換器 反饋比較型A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
考試要求：
1. 理解A/D、D/A轉(zhuǎn)換的概念和基本轉(zhuǎn)換原理;
2. 了解權電阻網(wǎng)絡D/A轉(zhuǎn)換器、倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器和權電流D/A轉(zhuǎn)換器的工作原理及主要技術指標;
3. 了解并聯(lián)A/D轉(zhuǎn)換器、反饋比較型A/D轉(zhuǎn)換器的工作原理及主要技術指標。
四、考試方法和考試時間
本課程采用閉卷方式統(tǒng)一考試。考試時間120分鐘。
五、試卷結(jié)構
1、內(nèi)容結(jié)構：第一章約占5%，第二章約占10%，第三章約占5%，第四章約占20%，第五-六章約占35%，第七-八章約占10%，第九章約占10%，第十章約占5%。
2、試題難易程度：分四檔——易、較易、較難、難。比例是：2：4：2：2。
3、題型分布：填空題或選擇題，設計題，分析計算題。滿分100分，其中填空題或選擇題15分左右，設計題35分左右，分析計算題50分左右。
重點推薦：? ?
2014年考研報名? ??2014年考研時間? ?2014年考研英語
?
? ? ? ? ? ? ??2014年考研數(shù)學? ??2014年考研政治???2014年考研專業(yè)
報考“電子與通信工程”專業(yè)學位的考生。
二、考試目的
考核學生對《數(shù)字電子技術》課程的基本理論、基本方法的掌握及常用集成器件的運用能力，屬水平測試。
三、考試的內(nèi)容和要求
第一章 數(shù)制和碼制
考試內(nèi)容：
數(shù)字量與模擬量 數(shù)字信號與模擬信號 十進制、二進制、八進制、十六進制及不同數(shù)制之間的相互轉(zhuǎn)換 原碼、反碼和補碼的概念及補碼運算 十進制代碼、格雷碼和ASCII碼
考試要求：
1. 掌握不同數(shù)制之間的相互轉(zhuǎn)換;
2. 了解二進制算術運算特點、方法;
3. 掌握8421碼(BCD碼)的概念和特點。
第二章 邏輯代數(shù)基礎
考試內(nèi)容：
邏輯代數(shù)的三種基本運算 邏輯代數(shù)的基本公式和定理 邏輯函數(shù)及其表示方法 邏輯函數(shù)形式的變換 邏輯函數(shù)的公式化簡法 邏輯函數(shù)的卡諾圖化簡法 具有無關項的邏輯函數(shù)的化簡
考試要求：
1. 掌握邏輯函數(shù)的公式化簡方法和卡諾圖化簡方法;
2. 了解邏輯函數(shù)式中無關項的意義。
第三章 門電路
考試內(nèi)容：
半導體二極管、MOS管、雙極型三極管的開關特性 二極管與門、或門 CMOS集成邏輯門電路 TTL門電路
考試要求：
1.掌握各種邏輯功能門電路的邏輯符號;
2. 了解二極管、三極管的開關特性及基本邏輯門電路的工作原理;
3. 理解CMOS、TTL基本邏輯門電路的輸入輸出特性和技術參數(shù)。
第四章 組合邏輯電路
考試內(nèi)容：
組合邏輯電路的特點 組合邏輯電路的分析方法和設計方法 編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器 組合邏輯電路中的競爭-冒險現(xiàn)象
考試要求：
1. 掌握門電路構成的組合邏輯電路的分析方法;
2. 掌握門電路構成的組合邏輯電路的設計方法;
3. 掌握由MSI組成的組合邏輯電路的分析方法和用MSI設計組合邏輯電路的方法;
4. 了解組合邏輯電路中的競爭-冒險現(xiàn)象及消除競爭-冒險的方法。
第五章 觸發(fā)器
考試內(nèi)容：
SR鎖存器 電平觸發(fā)的觸發(fā)器 脈沖觸發(fā)的觸發(fā)器 邊沿觸發(fā)的觸發(fā)器 觸發(fā)器的邏輯功能及其描述方法
考試要求：
1. 掌握用特性方程、特性表、時序圖描述SR鎖存器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能;
2. 掌握各種觸發(fā)器電路的波形分析方法;
3. 了解各種觸發(fā)器的電路結(jié)構與工作原理;
4. 理解不同電路結(jié)構形式觸發(fā)器的動作特點。
第六章 時序邏輯電路
考試內(nèi)容：
時序邏輯電路的特點及分類 同步時序邏輯電路的分析方法 寄存器和移位寄存器 中規(guī)模集成計數(shù)器74161、74160、74LS191、74LS190、74LS290的邏輯功能 用集成計數(shù)器構成任意進制計數(shù)器 同步時序邏輯電路的設計方法 時序邏輯電路中的競爭-冒險現(xiàn)象
考試要求：
1. 掌握時序邏輯電路的邏輯方程式、狀態(tài)表、狀態(tài)圖、時序圖等描述方法;
2. 掌握觸發(fā)器構成的同步時序邏輯電路的分析方法及同步時序邏輯電路的設計方法;
3. 掌握中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的分析及設計方法;
4. 了解寄存器和移位寄存器的工作原理;
5. 了解時序邏輯電路中的競爭-冒險現(xiàn)象。
第七章 半導體存儲器
考試內(nèi)容：
只讀存儲器 隨機存儲器 存儲器容量的擴展 用存儲器實現(xiàn)組合邏輯函數(shù)
考試要求：
1. 了解RAM、ROM的基本知識;
2. 掌握RAM位擴展和字擴展的方法。
第八章 可編程邏輯器件
考試內(nèi)容：
PLD的電路表示法 PAL、GAL的基本電路結(jié)構及編程特性 EPLD、CPLD與FPGA的基本結(jié)構和特點
考試要求：
1. 掌握PLD的電路表示法及簡單應用。
2. 了解EPLD、CPLD與FPGA的基本結(jié)構和特點。
第九章 脈沖波形的產(chǎn)生和整形
考試內(nèi)容：
施密特觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器 多諧振蕩器 555定時器及其應用
考試要求：
1. 了解多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的電路結(jié)構及工作原理;
2. 理解施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作特點和典型應用;
3. 掌握用555定時器構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的方法及相應的主要參數(shù)計算。
第十章 數(shù)-模和模-數(shù)轉(zhuǎn)換
考試內(nèi)容：
權電阻網(wǎng)絡D/A轉(zhuǎn)換器 倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器 權電流型D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器的主要技術指標 A/D轉(zhuǎn)換器的基本原理 并聯(lián)比較型A/D轉(zhuǎn)換器 反饋比較型A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度
考試要求：
1. 理解A/D、D/A轉(zhuǎn)換的概念和基本轉(zhuǎn)換原理;
2. 了解權電阻網(wǎng)絡D/A轉(zhuǎn)換器、倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器和權電流D/A轉(zhuǎn)換器的工作原理及主要技術指標;
3. 了解并聯(lián)A/D轉(zhuǎn)換器、反饋比較型A/D轉(zhuǎn)換器的工作原理及主要技術指標。
四、考試方法和考試時間
本課程采用閉卷方式統(tǒng)一考試。考試時間120分鐘。
五、試卷結(jié)構
1、內(nèi)容結(jié)構：第一章約占5%，第二章約占10%，第三章約占5%，第四章約占20%，第五-六章約占35%，第七-八章約占10%，第九章約占10%，第十章約占5%。
2、試題難易程度：分四檔——易、較易、較難、難。比例是：2：4：2：2。
3、題型分布：填空題或選擇題，設計題，分析計算題。滿分100分，其中填空題或選擇題15分左右，設計題35分左右，分析計算題50分左右。
重點推薦：? ?
2014年考研報名? ??2014年考研時間? ?2014年考研英語
?
? ? ? ? ? ? ??2014年考研數(shù)學? ??2014年考研政治???2014年考研專業(yè)
| 考研大綱匯總 | 考研英語大綱 | 考研政治大綱 | 考研數(shù)學大綱 | 考研專業(yè)課大綱 |